8600abb19a8e383ee33469f00434853c05cb1673
[ffmpeg.git] / libavcodec / ppc / dsputil_ppc.c
1 /*
2  * Copyright (c) 2002 Brian Foley
3  * Copyright (c) 2002 Dieter Shirley
4  * Copyright (c) 2003-2004 Romain Dolbeau <romain@dolbeau.org>
5  *
6  * This file is part of Libav.
7  *
8  * Libav is free software; you can redistribute it and/or
9  * modify it under the terms of the GNU Lesser General Public
10  * License as published by the Free Software Foundation; either
11  * version 2.1 of the License, or (at your option) any later version.
12  *
13  * Libav is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
16  * Lesser General Public License for more details.
17  *
18  * You should have received a copy of the GNU Lesser General Public
19  * License along with Libav; if not, write to the Free Software
20  * Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301 USA
21  */
22
23 #include <string.h>
24
25 #include "libavutil/attributes.h"
26 #include "libavutil/cpu.h"
27 #include "libavutil/mem.h"
28 #include "libavutil/ppc/cpu.h"
29 #include "libavcodec/avcodec.h"
30 #include "libavcodec/dsputil.h"
31 #include "dsputil_altivec.h"
32
33 /* ***** WARNING ***** WARNING ***** WARNING ***** */
34 /*
35 clear_blocks_dcbz32_ppc will not work properly on PowerPC processors with a
36 cache line size not equal to 32 bytes.
37 Fortunately all processor used by Apple up to at least the 7450 (aka second
38 generation G4) use 32 bytes cache line.
39 This is due to the use of the 'dcbz' instruction. It simply clear to zero a
40 single cache line, so you need to know the cache line size to use it !
41 It's absurd, but it's fast...
42
43 update 24/06/2003 : Apple released yesterday the G5, with a PPC970. cache line
44 size: 128 bytes. Oups.
45 The semantic of dcbz was changed, it always clear 32 bytes. so the function
46 below will work, but will be slow. So I fixed check_dcbz_effect to use dcbzl,
47 which is defined to clear a cache line (as dcbz before). So we still can
48 distinguish, and use dcbz (32 bytes) or dcbzl (one cache line) as required.
49
50 see <http://developer.apple.com/technotes/tn/tn2087.html>
51 and <http://developer.apple.com/technotes/tn/tn2086.html>
52 */
53 static void clear_blocks_dcbz32_ppc(int16_t *blocks)
54 {
55     register int misal = ((unsigned long)blocks & 0x00000010);
56     register int i = 0;
57     if (misal) {
58         ((unsigned long*)blocks)[0] = 0L;
59         ((unsigned long*)blocks)[1] = 0L;
60         ((unsigned long*)blocks)[2] = 0L;
61         ((unsigned long*)blocks)[3] = 0L;
62         i += 16;
63     }
64     for ( ; i < sizeof(int16_t)*6*64-31 ; i += 32) {
65         __asm__ volatile("dcbz %0,%1" : : "b" (blocks), "r" (i) : "memory");
66     }
67     if (misal) {
68         ((unsigned long*)blocks)[188] = 0L;
69         ((unsigned long*)blocks)[189] = 0L;
70         ((unsigned long*)blocks)[190] = 0L;
71         ((unsigned long*)blocks)[191] = 0L;
72         i += 16;
73     }
74 }
75
76 /* same as above, when dcbzl clear a whole 128B cache line
77    i.e. the PPC970 aka G5 */
78 #if HAVE_DCBZL
79 static void clear_blocks_dcbz128_ppc(int16_t *blocks)
80 {
81     register int misal = ((unsigned long)blocks & 0x0000007f);
82     register int i = 0;
83     if (misal) {
84         // we could probably also optimize this case,
85         // but there's not much point as the machines
86         // aren't available yet (2003-06-26)
87         memset(blocks, 0, sizeof(int16_t)*6*64);
88     }
89     else
90         for ( ; i < sizeof(int16_t)*6*64 ; i += 128) {
91             __asm__ volatile("dcbzl %0,%1" : : "b" (blocks), "r" (i) : "memory");
92         }
93 }
94 #else
95 static void clear_blocks_dcbz128_ppc(int16_t *blocks)
96 {
97     memset(blocks, 0, sizeof(int16_t)*6*64);
98 }
99 #endif
100
101 #if HAVE_DCBZL
102 /* check dcbz report how many bytes are set to 0 by dcbz */
103 /* update 24/06/2003 : replace dcbz by dcbzl to get
104    the intended effect (Apple "fixed" dcbz)
105    unfortunately this cannot be used unless the assembler
106    knows about dcbzl ... */
107 static long check_dcbzl_effect(void)
108 {
109     register char *fakedata = av_malloc(1024);
110     register char *fakedata_middle;
111     register long zero = 0;
112     register long i = 0;
113     long count = 0;
114
115     if (!fakedata) {
116         return 0L;
117     }
118
119     fakedata_middle = (fakedata + 512);
120
121     memset(fakedata, 0xFF, 1024);
122
123     /* below the constraint "b" seems to mean "Address base register"
124        in gcc-3.3 / RS/6000 speaks. seems to avoid using r0, so.... */
125     __asm__ volatile("dcbzl %0, %1" : : "b" (fakedata_middle), "r" (zero));
126
127     for (i = 0; i < 1024 ; i ++) {
128         if (fakedata[i] == (char)0)
129             count++;
130     }
131
132     av_free(fakedata);
133
134     return count;
135 }
136 #else
137 static long check_dcbzl_effect(void)
138 {
139   return 0;
140 }
141 #endif
142
143 av_cold void ff_dsputil_init_ppc(DSPContext *c, AVCodecContext *avctx)
144 {
145     const int high_bit_depth = avctx->bits_per_raw_sample > 8;
146
147     // Common optimizations whether AltiVec is available or not
148     if (!high_bit_depth) {
149     switch (check_dcbzl_effect()) {
150         case 32:
151             c->clear_blocks = clear_blocks_dcbz32_ppc;
152             break;
153         case 128:
154             c->clear_blocks = clear_blocks_dcbz128_ppc;
155             break;
156         default:
157             break;
158     }
159     }
160
161     if (PPC_ALTIVEC(av_get_cpu_flags())) {
162         ff_dsputil_init_altivec(c, avctx);
163         ff_int_init_altivec(c, avctx);
164         c->gmc1 = ff_gmc1_altivec;
165
166 #if CONFIG_ENCODERS
167         if (avctx->bits_per_raw_sample <= 8 &&
168             (avctx->dct_algo == FF_DCT_AUTO ||
169              avctx->dct_algo == FF_DCT_ALTIVEC)) {
170             c->fdct = ff_fdct_altivec;
171         }
172 #endif //CONFIG_ENCODERS
173
174         if (avctx->bits_per_raw_sample <= 8) {
175             if ((avctx->idct_algo == FF_IDCT_AUTO) ||
176                 (avctx->idct_algo == FF_IDCT_ALTIVEC)) {
177                 c->idct_put = ff_idct_put_altivec;
178                 c->idct_add = ff_idct_add_altivec;
179                 c->idct_permutation_type = FF_TRANSPOSE_IDCT_PERM;
180             }
181         }
182
183     }
184 }