49f32228bcc07de3c73c04780fe26a73dc7856a0
[ffmpeg.git] / libavcodec / nvenc.c
1 /*
2  * H.264/HEVC hardware encoding using nvidia nvenc
3  * Copyright (c) 2016 Timo Rothenpieler <timo@rothenpieler.org>
4  *
5  * This file is part of FFmpeg.
6  *
7  * FFmpeg is free software; you can redistribute it and/or
8  * modify it under the terms of the GNU Lesser General Public
9  * License as published by the Free Software Foundation; either
10  * version 2.1 of the License, or (at your option) any later version.
11  *
12  * FFmpeg is distributed in the hope that it will be useful,
13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
15  * Lesser General Public License for more details.
16  *
17  * You should have received a copy of the GNU Lesser General Public
18  * License along with FFmpeg; if not, write to the Free Software
19  * Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301 USA
20  */
21
22 #include "config.h"
23
24 #include "nvenc.h"
25
26 #include "libavutil/hwcontext_cuda.h"
27 #include "libavutil/hwcontext.h"
28 #include "libavutil/imgutils.h"
29 #include "libavutil/avassert.h"
30 #include "libavutil/mem.h"
31 #include "libavutil/pixdesc.h"
32 #include "internal.h"
33
34 #define NVENC_CAP 0x30
35 #define IS_CBR(rc) (rc == NV_ENC_PARAMS_RC_CBR ||               \
36                     rc == NV_ENC_PARAMS_RC_2_PASS_QUALITY ||    \
37                     rc == NV_ENC_PARAMS_RC_2_PASS_FRAMESIZE_CAP)
38
39 const enum AVPixelFormat ff_nvenc_pix_fmts[] = {
40     AV_PIX_FMT_YUV420P,
41     AV_PIX_FMT_NV12,
42     AV_PIX_FMT_P010,
43     AV_PIX_FMT_YUV444P,
44     AV_PIX_FMT_YUV444P16,
45     AV_PIX_FMT_0RGB32,
46     AV_PIX_FMT_0BGR32,
47     AV_PIX_FMT_CUDA,
48     AV_PIX_FMT_NONE
49 };
50
51 #define IS_10BIT(pix_fmt)  (pix_fmt == AV_PIX_FMT_P010    || \
52                             pix_fmt == AV_PIX_FMT_YUV444P16)
53
54 #define IS_YUV444(pix_fmt) (pix_fmt == AV_PIX_FMT_YUV444P || \
55                             pix_fmt == AV_PIX_FMT_YUV444P16)
56
57 static const struct {
58     NVENCSTATUS nverr;
59     int         averr;
60     const char *desc;
61 } nvenc_errors[] = {
62     { NV_ENC_SUCCESS,                      0,                "success"                  },
63     { NV_ENC_ERR_NO_ENCODE_DEVICE,         AVERROR(ENOENT),  "no encode device"         },
64     { NV_ENC_ERR_UNSUPPORTED_DEVICE,       AVERROR(ENOSYS),  "unsupported device"       },
65     { NV_ENC_ERR_INVALID_ENCODERDEVICE,    AVERROR(EINVAL),  "invalid encoder device"   },
66     { NV_ENC_ERR_INVALID_DEVICE,           AVERROR(EINVAL),  "invalid device"           },
67     { NV_ENC_ERR_DEVICE_NOT_EXIST,         AVERROR(EIO),     "device does not exist"    },
68     { NV_ENC_ERR_INVALID_PTR,              AVERROR(EFAULT),  "invalid ptr"              },
69     { NV_ENC_ERR_INVALID_EVENT,            AVERROR(EINVAL),  "invalid event"            },
70     { NV_ENC_ERR_INVALID_PARAM,            AVERROR(EINVAL),  "invalid param"            },
71     { NV_ENC_ERR_INVALID_CALL,             AVERROR(EINVAL),  "invalid call"             },
72     { NV_ENC_ERR_OUT_OF_MEMORY,            AVERROR(ENOMEM),  "out of memory"            },
73     { NV_ENC_ERR_ENCODER_NOT_INITIALIZED,  AVERROR(EINVAL),  "encoder not initialized"  },
74     { NV_ENC_ERR_UNSUPPORTED_PARAM,        AVERROR(ENOSYS),  "unsupported param"        },
75     { NV_ENC_ERR_LOCK_BUSY,                AVERROR(EAGAIN),  "lock busy"                },
76     { NV_ENC_ERR_NOT_ENOUGH_BUFFER,        AVERROR_BUFFER_TOO_SMALL, "not enough buffer"},
77     { NV_ENC_ERR_INVALID_VERSION,          AVERROR(EINVAL),  "invalid version"          },
78     { NV_ENC_ERR_MAP_FAILED,               AVERROR(EIO),     "map failed"               },
79     { NV_ENC_ERR_NEED_MORE_INPUT,          AVERROR(EAGAIN),  "need more input"          },
80     { NV_ENC_ERR_ENCODER_BUSY,             AVERROR(EAGAIN),  "encoder busy"             },
81     { NV_ENC_ERR_EVENT_NOT_REGISTERD,      AVERROR(EBADF),   "event not registered"     },
82     { NV_ENC_ERR_GENERIC,                  AVERROR_UNKNOWN,  "generic error"            },
83     { NV_ENC_ERR_INCOMPATIBLE_CLIENT_KEY,  AVERROR(EINVAL),  "incompatible client key"  },
84     { NV_ENC_ERR_UNIMPLEMENTED,            AVERROR(ENOSYS),  "unimplemented"            },
85     { NV_ENC_ERR_RESOURCE_REGISTER_FAILED, AVERROR(EIO),     "resource register failed" },
86     { NV_ENC_ERR_RESOURCE_NOT_REGISTERED,  AVERROR(EBADF),   "resource not registered"  },
87     { NV_ENC_ERR_RESOURCE_NOT_MAPPED,      AVERROR(EBADF),   "resource not mapped"      },
88 };
89
90 static int nvenc_map_error(NVENCSTATUS err, const char **desc)
91 {
92     int i;
93     for (i = 0; i < FF_ARRAY_ELEMS(nvenc_errors); i++) {
94         if (nvenc_errors[i].nverr == err) {
95             if (desc)
96                 *desc = nvenc_errors[i].desc;
97             return nvenc_errors[i].averr;
98         }
99     }
100     if (desc)
101         *desc = "unknown error";
102     return AVERROR_UNKNOWN;
103 }
104
105 static int nvenc_print_error(void *log_ctx, NVENCSTATUS err,
106                              const char *error_string)
107 {
108     const char *desc;
109     int ret;
110     ret = nvenc_map_error(err, &desc);
111     av_log(log_ctx, AV_LOG_ERROR, "%s: %s (%d)\n", error_string, desc, err);
112     return ret;
113 }
114
115 static av_cold int nvenc_load_libraries(AVCodecContext *avctx)
116 {
117     NvencContext *ctx            = avctx->priv_data;
118     NvencDynLoadFunctions *dl_fn = &ctx->nvenc_dload_funcs;
119     NVENCSTATUS err;
120     uint32_t nvenc_max_ver;
121     int ret;
122
123     ret = cuda_load_functions(&dl_fn->cuda_dl);
124     if (ret < 0)
125         return ret;
126
127     ret = nvenc_load_functions(&dl_fn->nvenc_dl);
128     if (ret < 0)
129         return ret;
130
131     err = dl_fn->nvenc_dl->NvEncodeAPIGetMaxSupportedVersion(&nvenc_max_ver);
132     if (err != NV_ENC_SUCCESS)
133         return nvenc_print_error(avctx, err, "Failed to query nvenc max version");
134
135     av_log(avctx, AV_LOG_VERBOSE, "Loaded Nvenc version %d.%d\n", nvenc_max_ver >> 4, nvenc_max_ver & 0xf);
136
137     if ((NVENCAPI_MAJOR_VERSION << 4 | NVENCAPI_MINOR_VERSION) > nvenc_max_ver) {
138         av_log(avctx, AV_LOG_ERROR, "Driver does not support the required nvenc API version. "
139                "Required: %d.%d Found: %d.%d\n",
140                NVENCAPI_MAJOR_VERSION, NVENCAPI_MINOR_VERSION,
141                nvenc_max_ver >> 4, nvenc_max_ver & 0xf);
142         return AVERROR(ENOSYS);
143     }
144
145     dl_fn->nvenc_funcs.version = NV_ENCODE_API_FUNCTION_LIST_VER;
146
147     err = dl_fn->nvenc_dl->NvEncodeAPICreateInstance(&dl_fn->nvenc_funcs);
148     if (err != NV_ENC_SUCCESS)
149         return nvenc_print_error(avctx, err, "Failed to create nvenc instance");
150
151     av_log(avctx, AV_LOG_VERBOSE, "Nvenc initialized successfully\n");
152
153     return 0;
154 }
155
156 static av_cold int nvenc_open_session(AVCodecContext *avctx)
157 {
158     NV_ENC_OPEN_ENCODE_SESSION_EX_PARAMS params = { 0 };
159     NvencContext *ctx = avctx->priv_data;
160     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &ctx->nvenc_dload_funcs.nvenc_funcs;
161     NVENCSTATUS ret;
162
163     params.version    = NV_ENC_OPEN_ENCODE_SESSION_EX_PARAMS_VER;
164     params.apiVersion = NVENCAPI_VERSION;
165     params.device     = ctx->cu_context;
166     params.deviceType = NV_ENC_DEVICE_TYPE_CUDA;
167
168     ret = p_nvenc->nvEncOpenEncodeSessionEx(&params, &ctx->nvencoder);
169     if (ret != NV_ENC_SUCCESS) {
170         ctx->nvencoder = NULL;
171         return nvenc_print_error(avctx, ret, "OpenEncodeSessionEx failed");
172     }
173
174     return 0;
175 }
176
177 static int nvenc_check_codec_support(AVCodecContext *avctx)
178 {
179     NvencContext *ctx                    = avctx->priv_data;
180     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &ctx->nvenc_dload_funcs.nvenc_funcs;
181     int i, ret, count = 0;
182     GUID *guids = NULL;
183
184     ret = p_nvenc->nvEncGetEncodeGUIDCount(ctx->nvencoder, &count);
185
186     if (ret != NV_ENC_SUCCESS || !count)
187         return AVERROR(ENOSYS);
188
189     guids = av_malloc(count * sizeof(GUID));
190     if (!guids)
191         return AVERROR(ENOMEM);
192
193     ret = p_nvenc->nvEncGetEncodeGUIDs(ctx->nvencoder, guids, count, &count);
194     if (ret != NV_ENC_SUCCESS) {
195         ret = AVERROR(ENOSYS);
196         goto fail;
197     }
198
199     ret = AVERROR(ENOSYS);
200     for (i = 0; i < count; i++) {
201         if (!memcmp(&guids[i], &ctx->init_encode_params.encodeGUID, sizeof(*guids))) {
202             ret = 0;
203             break;
204         }
205     }
206
207 fail:
208     av_free(guids);
209
210     return ret;
211 }
212
213 static int nvenc_check_cap(AVCodecContext *avctx, NV_ENC_CAPS cap)
214 {
215     NvencContext *ctx = avctx->priv_data;
216     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &ctx->nvenc_dload_funcs.nvenc_funcs;
217     NV_ENC_CAPS_PARAM params        = { 0 };
218     int ret, val = 0;
219
220     params.version     = NV_ENC_CAPS_PARAM_VER;
221     params.capsToQuery = cap;
222
223     ret = p_nvenc->nvEncGetEncodeCaps(ctx->nvencoder, ctx->init_encode_params.encodeGUID, &params, &val);
224
225     if (ret == NV_ENC_SUCCESS)
226         return val;
227     return 0;
228 }
229
230 static int nvenc_check_capabilities(AVCodecContext *avctx)
231 {
232     NvencContext *ctx = avctx->priv_data;
233     int ret;
234
235     ret = nvenc_check_codec_support(avctx);
236     if (ret < 0) {
237         av_log(avctx, AV_LOG_VERBOSE, "Codec not supported\n");
238         return ret;
239     }
240
241     ret = nvenc_check_cap(avctx, NV_ENC_CAPS_SUPPORT_YUV444_ENCODE);
242     if (IS_YUV444(ctx->data_pix_fmt) && ret <= 0) {
243         av_log(avctx, AV_LOG_VERBOSE, "YUV444P not supported\n");
244         return AVERROR(ENOSYS);
245     }
246
247     ret = nvenc_check_cap(avctx, NV_ENC_CAPS_SUPPORT_LOSSLESS_ENCODE);
248     if (ctx->preset >= PRESET_LOSSLESS_DEFAULT && ret <= 0) {
249         av_log(avctx, AV_LOG_VERBOSE, "Lossless encoding not supported\n");
250         return AVERROR(ENOSYS);
251     }
252
253     ret = nvenc_check_cap(avctx, NV_ENC_CAPS_WIDTH_MAX);
254     if (ret < avctx->width) {
255         av_log(avctx, AV_LOG_VERBOSE, "Width %d exceeds %d\n",
256                avctx->width, ret);
257         return AVERROR(ENOSYS);
258     }
259
260     ret = nvenc_check_cap(avctx, NV_ENC_CAPS_HEIGHT_MAX);
261     if (ret < avctx->height) {
262         av_log(avctx, AV_LOG_VERBOSE, "Height %d exceeds %d\n",
263                avctx->height, ret);
264         return AVERROR(ENOSYS);
265     }
266
267     ret = nvenc_check_cap(avctx, NV_ENC_CAPS_NUM_MAX_BFRAMES);
268     if (ret < avctx->max_b_frames) {
269         av_log(avctx, AV_LOG_VERBOSE, "Max B-frames %d exceed %d\n",
270                avctx->max_b_frames, ret);
271
272         return AVERROR(ENOSYS);
273     }
274
275     ret = nvenc_check_cap(avctx, NV_ENC_CAPS_SUPPORT_FIELD_ENCODING);
276     if (ret < 1 && avctx->flags & AV_CODEC_FLAG_INTERLACED_DCT) {
277         av_log(avctx, AV_LOG_VERBOSE,
278                "Interlaced encoding is not supported. Supported level: %d\n",
279                ret);
280         return AVERROR(ENOSYS);
281     }
282
283     ret = nvenc_check_cap(avctx, NV_ENC_CAPS_SUPPORT_10BIT_ENCODE);
284     if (IS_10BIT(ctx->data_pix_fmt) && ret <= 0) {
285         av_log(avctx, AV_LOG_VERBOSE, "10 bit encode not supported\n");
286         return AVERROR(ENOSYS);
287     }
288
289     ret = nvenc_check_cap(avctx, NV_ENC_CAPS_SUPPORT_LOOKAHEAD);
290     if (ctx->rc_lookahead > 0 && ret <= 0) {
291         av_log(avctx, AV_LOG_VERBOSE, "RC lookahead not supported\n");
292         return AVERROR(ENOSYS);
293     }
294
295     ret = nvenc_check_cap(avctx, NV_ENC_CAPS_SUPPORT_TEMPORAL_AQ);
296     if (ctx->temporal_aq > 0 && ret <= 0) {
297         av_log(avctx, AV_LOG_VERBOSE, "Temporal AQ not supported\n");
298         return AVERROR(ENOSYS);
299     }
300
301     return 0;
302 }
303
304 static av_cold int nvenc_check_device(AVCodecContext *avctx, int idx)
305 {
306     NvencContext *ctx = avctx->priv_data;
307     NvencDynLoadFunctions *dl_fn = &ctx->nvenc_dload_funcs;
308     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &dl_fn->nvenc_funcs;
309     char name[128] = { 0};
310     int major, minor, ret;
311     CUresult cu_res;
312     CUdevice cu_device;
313     CUcontext dummy;
314     int loglevel = AV_LOG_VERBOSE;
315
316     if (ctx->device == LIST_DEVICES)
317         loglevel = AV_LOG_INFO;
318
319     cu_res = dl_fn->cuda_dl->cuDeviceGet(&cu_device, idx);
320     if (cu_res != CUDA_SUCCESS) {
321         av_log(avctx, AV_LOG_ERROR,
322                "Cannot access the CUDA device %d\n",
323                idx);
324         return -1;
325     }
326
327     cu_res = dl_fn->cuda_dl->cuDeviceGetName(name, sizeof(name), cu_device);
328     if (cu_res != CUDA_SUCCESS) {
329         av_log(avctx, AV_LOG_ERROR, "cuDeviceGetName failed on device %d\n", idx);
330         return -1;
331     }
332
333     cu_res = dl_fn->cuda_dl->cuDeviceComputeCapability(&major, &minor, cu_device);
334     if (cu_res != CUDA_SUCCESS) {
335         av_log(avctx, AV_LOG_ERROR, "cuDeviceComputeCapability failed on device %d\n", idx);
336         return -1;
337     }
338
339     av_log(avctx, loglevel, "[ GPU #%d - < %s > has Compute SM %d.%d ]\n", idx, name, major, minor);
340     if (((major << 4) | minor) < NVENC_CAP) {
341         av_log(avctx, loglevel, "does not support NVENC\n");
342         goto fail;
343     }
344
345     if (ctx->device != idx && ctx->device != ANY_DEVICE)
346         return -1;
347
348     cu_res = dl_fn->cuda_dl->cuCtxCreate(&ctx->cu_context_internal, 0, cu_device);
349     if (cu_res != CUDA_SUCCESS) {
350         av_log(avctx, AV_LOG_FATAL, "Failed creating CUDA context for NVENC: 0x%x\n", (int)cu_res);
351         goto fail;
352     }
353
354     ctx->cu_context = ctx->cu_context_internal;
355
356     cu_res = dl_fn->cuda_dl->cuCtxPopCurrent(&dummy);
357     if (cu_res != CUDA_SUCCESS) {
358         av_log(avctx, AV_LOG_FATAL, "Failed popping CUDA context: 0x%x\n", (int)cu_res);
359         goto fail2;
360     }
361
362     if ((ret = nvenc_open_session(avctx)) < 0)
363         goto fail2;
364
365     if ((ret = nvenc_check_capabilities(avctx)) < 0)
366         goto fail3;
367
368     av_log(avctx, loglevel, "supports NVENC\n");
369
370     dl_fn->nvenc_device_count++;
371
372     if (ctx->device == idx || ctx->device == ANY_DEVICE)
373         return 0;
374
375 fail3:
376     p_nvenc->nvEncDestroyEncoder(ctx->nvencoder);
377     ctx->nvencoder = NULL;
378
379 fail2:
380     dl_fn->cuda_dl->cuCtxDestroy(ctx->cu_context_internal);
381     ctx->cu_context_internal = NULL;
382
383 fail:
384     return AVERROR(ENOSYS);
385 }
386
387 static av_cold int nvenc_setup_device(AVCodecContext *avctx)
388 {
389     NvencContext *ctx            = avctx->priv_data;
390     NvencDynLoadFunctions *dl_fn = &ctx->nvenc_dload_funcs;
391
392     switch (avctx->codec->id) {
393     case AV_CODEC_ID_H264:
394         ctx->init_encode_params.encodeGUID = NV_ENC_CODEC_H264_GUID;
395         break;
396     case AV_CODEC_ID_HEVC:
397         ctx->init_encode_params.encodeGUID = NV_ENC_CODEC_HEVC_GUID;
398         break;
399     default:
400         return AVERROR_BUG;
401     }
402
403     if (avctx->pix_fmt == AV_PIX_FMT_CUDA) {
404         AVHWFramesContext   *frames_ctx;
405         AVCUDADeviceContext *device_hwctx;
406         int ret;
407
408         if (!avctx->hw_frames_ctx)
409             return AVERROR(EINVAL);
410
411         frames_ctx   = (AVHWFramesContext*)avctx->hw_frames_ctx->data;
412         device_hwctx = frames_ctx->device_ctx->hwctx;
413
414         ctx->cu_context = device_hwctx->cuda_ctx;
415
416         ret = nvenc_open_session(avctx);
417         if (ret < 0)
418             return ret;
419
420         ret = nvenc_check_capabilities(avctx);
421         if (ret < 0) {
422             av_log(avctx, AV_LOG_FATAL, "Provided device doesn't support required NVENC features\n");
423             return ret;
424         }
425     } else {
426         int i, nb_devices = 0;
427
428         if ((dl_fn->cuda_dl->cuInit(0)) != CUDA_SUCCESS) {
429             av_log(avctx, AV_LOG_ERROR,
430                    "Cannot init CUDA\n");
431             return AVERROR_UNKNOWN;
432         }
433
434         if ((dl_fn->cuda_dl->cuDeviceGetCount(&nb_devices)) != CUDA_SUCCESS) {
435             av_log(avctx, AV_LOG_ERROR,
436                    "Cannot enumerate the CUDA devices\n");
437             return AVERROR_UNKNOWN;
438         }
439
440         if (!nb_devices) {
441             av_log(avctx, AV_LOG_FATAL, "No CUDA capable devices found\n");
442                 return AVERROR_EXTERNAL;
443         }
444
445         av_log(avctx, AV_LOG_VERBOSE, "%d CUDA capable devices found\n", nb_devices);
446
447         dl_fn->nvenc_device_count = 0;
448         for (i = 0; i < nb_devices; ++i) {
449             if ((nvenc_check_device(avctx, i)) >= 0 && ctx->device != LIST_DEVICES)
450                 return 0;
451         }
452
453         if (ctx->device == LIST_DEVICES)
454             return AVERROR_EXIT;
455
456         if (!dl_fn->nvenc_device_count) {
457             av_log(avctx, AV_LOG_FATAL, "No NVENC capable devices found\n");
458             return AVERROR_EXTERNAL;
459         }
460
461         av_log(avctx, AV_LOG_FATAL, "Requested GPU %d, but only %d GPUs are available!\n", ctx->device, nb_devices);
462         return AVERROR(EINVAL);
463     }
464
465     return 0;
466 }
467
468 typedef struct GUIDTuple {
469     const GUID guid;
470     int flags;
471 } GUIDTuple;
472
473 #define PRESET_ALIAS(alias, name, ...) \
474     [PRESET_ ## alias] = { NV_ENC_PRESET_ ## name ## _GUID, __VA_ARGS__ }
475
476 #define PRESET(name, ...) PRESET_ALIAS(name, name, __VA_ARGS__)
477
478 static void nvenc_map_preset(NvencContext *ctx)
479 {
480     GUIDTuple presets[] = {
481         PRESET(DEFAULT),
482         PRESET(HP),
483         PRESET(HQ),
484         PRESET(BD),
485         PRESET_ALIAS(SLOW,   HQ,    NVENC_TWO_PASSES),
486         PRESET_ALIAS(MEDIUM, HQ,    NVENC_ONE_PASS),
487         PRESET_ALIAS(FAST,   HP,    NVENC_ONE_PASS),
488         PRESET(LOW_LATENCY_DEFAULT, NVENC_LOWLATENCY),
489         PRESET(LOW_LATENCY_HP,      NVENC_LOWLATENCY),
490         PRESET(LOW_LATENCY_HQ,      NVENC_LOWLATENCY),
491         PRESET(LOSSLESS_DEFAULT,    NVENC_LOSSLESS),
492         PRESET(LOSSLESS_HP,         NVENC_LOSSLESS),
493     };
494
495     GUIDTuple *t = &presets[ctx->preset];
496
497     ctx->init_encode_params.presetGUID = t->guid;
498     ctx->flags = t->flags;
499 }
500
501 #undef PRESET
502 #undef PRESET_ALIAS
503
504 static av_cold void set_constqp(AVCodecContext *avctx)
505 {
506     NvencContext *ctx = avctx->priv_data;
507     NV_ENC_RC_PARAMS *rc = &ctx->encode_config.rcParams;
508
509     rc->rateControlMode = NV_ENC_PARAMS_RC_CONSTQP;
510
511     if (ctx->init_qp_p >= 0) {
512         rc->constQP.qpInterP = ctx->init_qp_p;
513         if (ctx->init_qp_i >= 0 && ctx->init_qp_b >= 0) {
514             rc->constQP.qpIntra = ctx->init_qp_i;
515             rc->constQP.qpInterB = ctx->init_qp_b;
516         } else if (avctx->i_quant_factor != 0.0 && avctx->b_quant_factor != 0.0) {
517             rc->constQP.qpIntra = av_clip(
518                 rc->constQP.qpInterP * fabs(avctx->i_quant_factor) + avctx->i_quant_offset + 0.5, 0, 51);
519             rc->constQP.qpInterB = av_clip(
520                 rc->constQP.qpInterP * fabs(avctx->b_quant_factor) + avctx->b_quant_offset + 0.5, 0, 51);
521         } else {
522             rc->constQP.qpIntra = rc->constQP.qpInterP;
523             rc->constQP.qpInterB = rc->constQP.qpInterP;
524         }
525     } else if (ctx->cqp >= 0) {
526         rc->constQP.qpInterP = ctx->cqp;
527         rc->constQP.qpInterB = ctx->cqp;
528         rc->constQP.qpIntra = ctx->cqp;
529     }
530
531     avctx->qmin = -1;
532     avctx->qmax = -1;
533 }
534
535 static av_cold void set_vbr(AVCodecContext *avctx)
536 {
537     NvencContext *ctx = avctx->priv_data;
538     NV_ENC_RC_PARAMS *rc = &ctx->encode_config.rcParams;
539     int qp_inter_p;
540
541     if (avctx->qmin >= 0 && avctx->qmax >= 0) {
542         rc->enableMinQP = 1;
543         rc->enableMaxQP = 1;
544
545         rc->minQP.qpInterB = avctx->qmin;
546         rc->minQP.qpInterP = avctx->qmin;
547         rc->minQP.qpIntra  = avctx->qmin;
548
549         rc->maxQP.qpInterB = avctx->qmax;
550         rc->maxQP.qpInterP = avctx->qmax;
551         rc->maxQP.qpIntra = avctx->qmax;
552
553         qp_inter_p = (avctx->qmax + 3 * avctx->qmin) / 4; // biased towards Qmin
554     } else if (avctx->qmin >= 0) {
555         rc->enableMinQP = 1;
556
557         rc->minQP.qpInterB = avctx->qmin;
558         rc->minQP.qpInterP = avctx->qmin;
559         rc->minQP.qpIntra = avctx->qmin;
560
561         qp_inter_p = avctx->qmin;
562     } else {
563         qp_inter_p = 26; // default to 26
564     }
565
566     rc->enableInitialRCQP = 1;
567
568     if (ctx->init_qp_p < 0) {
569         rc->initialRCQP.qpInterP  = qp_inter_p;
570     } else {
571         rc->initialRCQP.qpInterP = ctx->init_qp_p;
572     }
573
574     if (ctx->init_qp_i < 0) {
575         if (avctx->i_quant_factor != 0.0 && avctx->b_quant_factor != 0.0) {
576             rc->initialRCQP.qpIntra = av_clip(
577                 rc->initialRCQP.qpInterP * fabs(avctx->i_quant_factor) + avctx->i_quant_offset + 0.5, 0, 51);
578         } else {
579             rc->initialRCQP.qpIntra = rc->initialRCQP.qpInterP;
580         }
581     } else {
582         rc->initialRCQP.qpIntra = ctx->init_qp_i;
583     }
584
585     if (ctx->init_qp_b < 0) {
586         if (avctx->i_quant_factor != 0.0 && avctx->b_quant_factor != 0.0) {
587             rc->initialRCQP.qpInterB = av_clip(
588                 rc->initialRCQP.qpInterP * fabs(avctx->b_quant_factor) + avctx->b_quant_offset + 0.5, 0, 51);
589         } else {
590             rc->initialRCQP.qpInterB = rc->initialRCQP.qpInterP;
591         }
592     } else {
593         rc->initialRCQP.qpInterB = ctx->init_qp_b;
594     }
595 }
596
597 static av_cold void set_lossless(AVCodecContext *avctx)
598 {
599     NvencContext *ctx = avctx->priv_data;
600     NV_ENC_RC_PARAMS *rc = &ctx->encode_config.rcParams;
601
602     rc->rateControlMode = NV_ENC_PARAMS_RC_CONSTQP;
603     rc->constQP.qpInterB = 0;
604     rc->constQP.qpInterP = 0;
605     rc->constQP.qpIntra  = 0;
606
607     avctx->qmin = -1;
608     avctx->qmax = -1;
609 }
610
611 static void nvenc_override_rate_control(AVCodecContext *avctx)
612 {
613     NvencContext *ctx    = avctx->priv_data;
614     NV_ENC_RC_PARAMS *rc = &ctx->encode_config.rcParams;
615
616     switch (ctx->rc) {
617     case NV_ENC_PARAMS_RC_CONSTQP:
618         set_constqp(avctx);
619         return;
620     case NV_ENC_PARAMS_RC_VBR_MINQP:
621         if (avctx->qmin < 0) {
622             av_log(avctx, AV_LOG_WARNING,
623                    "The variable bitrate rate-control requires "
624                    "the 'qmin' option set.\n");
625             set_vbr(avctx);
626             return;
627         }
628         /* fall through */
629     case NV_ENC_PARAMS_RC_2_PASS_VBR:
630     case NV_ENC_PARAMS_RC_VBR:
631         set_vbr(avctx);
632         break;
633     case NV_ENC_PARAMS_RC_CBR:
634     case NV_ENC_PARAMS_RC_2_PASS_QUALITY:
635     case NV_ENC_PARAMS_RC_2_PASS_FRAMESIZE_CAP:
636         break;
637     }
638
639     rc->rateControlMode = ctx->rc;
640 }
641
642 static av_cold int nvenc_recalc_surfaces(AVCodecContext *avctx)
643 {
644     NvencContext *ctx = avctx->priv_data;
645     int nb_surfaces = 0;
646
647     if (ctx->rc_lookahead > 0) {
648         nb_surfaces = ctx->rc_lookahead + ((ctx->encode_config.frameIntervalP > 0) ? ctx->encode_config.frameIntervalP : 0) + 1 + 4;
649         if (ctx->nb_surfaces < nb_surfaces) {
650             av_log(avctx, AV_LOG_WARNING,
651                    "Defined rc_lookahead requires more surfaces, "
652                    "increasing used surfaces %d -> %d\n", ctx->nb_surfaces, nb_surfaces);
653             ctx->nb_surfaces = nb_surfaces;
654         }
655     }
656
657     ctx->nb_surfaces = FFMAX(1, FFMIN(MAX_REGISTERED_FRAMES, ctx->nb_surfaces));
658     ctx->async_depth = FFMIN(ctx->async_depth, ctx->nb_surfaces - 1);
659
660     return 0;
661 }
662
663 static av_cold void nvenc_setup_rate_control(AVCodecContext *avctx)
664 {
665     NvencContext *ctx = avctx->priv_data;
666
667     if (avctx->global_quality > 0)
668         av_log(avctx, AV_LOG_WARNING, "Using global_quality with nvenc is deprecated. Use qp instead.\n");
669
670     if (ctx->cqp < 0 && avctx->global_quality > 0)
671         ctx->cqp = avctx->global_quality;
672
673     if (avctx->bit_rate > 0) {
674         ctx->encode_config.rcParams.averageBitRate = avctx->bit_rate;
675     } else if (ctx->encode_config.rcParams.averageBitRate > 0) {
676         ctx->encode_config.rcParams.maxBitRate = ctx->encode_config.rcParams.averageBitRate;
677     }
678
679     if (avctx->rc_max_rate > 0)
680         ctx->encode_config.rcParams.maxBitRate = avctx->rc_max_rate;
681
682     if (ctx->rc < 0) {
683         if (ctx->flags & NVENC_ONE_PASS)
684             ctx->twopass = 0;
685         if (ctx->flags & NVENC_TWO_PASSES)
686             ctx->twopass = 1;
687
688         if (ctx->twopass < 0)
689             ctx->twopass = (ctx->flags & NVENC_LOWLATENCY) != 0;
690
691         if (ctx->cbr) {
692             if (ctx->twopass) {
693                 ctx->rc = NV_ENC_PARAMS_RC_2_PASS_QUALITY;
694             } else {
695                 ctx->rc = NV_ENC_PARAMS_RC_CBR;
696             }
697         } else if (ctx->cqp >= 0) {
698             ctx->rc = NV_ENC_PARAMS_RC_CONSTQP;
699         } else if (ctx->twopass) {
700             ctx->rc = NV_ENC_PARAMS_RC_2_PASS_VBR;
701         } else if (avctx->qmin >= 0 && avctx->qmax >= 0) {
702             ctx->rc = NV_ENC_PARAMS_RC_VBR_MINQP;
703         }
704     }
705
706     if (ctx->flags & NVENC_LOSSLESS) {
707         set_lossless(avctx);
708     } else if (ctx->rc >= 0) {
709         nvenc_override_rate_control(avctx);
710     } else {
711         ctx->encode_config.rcParams.rateControlMode = NV_ENC_PARAMS_RC_VBR;
712         set_vbr(avctx);
713     }
714
715     if (avctx->rc_buffer_size > 0) {
716         ctx->encode_config.rcParams.vbvBufferSize = avctx->rc_buffer_size;
717     } else if (ctx->encode_config.rcParams.averageBitRate > 0) {
718         ctx->encode_config.rcParams.vbvBufferSize = 2 * ctx->encode_config.rcParams.averageBitRate;
719     }
720
721     if (ctx->aq) {
722         ctx->encode_config.rcParams.enableAQ   = 1;
723         ctx->encode_config.rcParams.aqStrength = ctx->aq_strength;
724         av_log(avctx, AV_LOG_VERBOSE, "AQ enabled.\n");
725     }
726
727     if (ctx->temporal_aq) {
728         ctx->encode_config.rcParams.enableTemporalAQ = 1;
729         av_log(avctx, AV_LOG_VERBOSE, "Temporal AQ enabled.\n");
730     }
731
732     if (ctx->rc_lookahead > 0) {
733         int lkd_bound = FFMIN(ctx->nb_surfaces, ctx->async_depth) -
734                         ctx->encode_config.frameIntervalP - 4;
735
736         if (lkd_bound < 0) {
737             av_log(avctx, AV_LOG_WARNING,
738                    "Lookahead not enabled. Increase buffer delay (-delay).\n");
739         } else {
740             ctx->encode_config.rcParams.enableLookahead = 1;
741             ctx->encode_config.rcParams.lookaheadDepth  = av_clip(ctx->rc_lookahead, 0, lkd_bound);
742             ctx->encode_config.rcParams.disableIadapt   = ctx->no_scenecut;
743             ctx->encode_config.rcParams.disableBadapt   = !ctx->b_adapt;
744             av_log(avctx, AV_LOG_VERBOSE,
745                    "Lookahead enabled: depth %d, scenecut %s, B-adapt %s.\n",
746                    ctx->encode_config.rcParams.lookaheadDepth,
747                    ctx->encode_config.rcParams.disableIadapt ? "disabled" : "enabled",
748                    ctx->encode_config.rcParams.disableBadapt ? "disabled" : "enabled");
749         }
750     }
751
752     if (ctx->strict_gop) {
753         ctx->encode_config.rcParams.strictGOPTarget = 1;
754         av_log(avctx, AV_LOG_VERBOSE, "Strict GOP target enabled.\n");
755     }
756
757     if (ctx->nonref_p)
758         ctx->encode_config.rcParams.enableNonRefP = 1;
759
760     if (ctx->zerolatency)
761         ctx->encode_config.rcParams.zeroReorderDelay = 1;
762
763     if (ctx->quality)
764         ctx->encode_config.rcParams.targetQuality = ctx->quality;
765 }
766
767 static av_cold int nvenc_setup_h264_config(AVCodecContext *avctx)
768 {
769     NvencContext *ctx                      = avctx->priv_data;
770     NV_ENC_CONFIG *cc                      = &ctx->encode_config;
771     NV_ENC_CONFIG_H264 *h264               = &cc->encodeCodecConfig.h264Config;
772     NV_ENC_CONFIG_H264_VUI_PARAMETERS *vui = &h264->h264VUIParameters;
773
774     vui->colourMatrix = avctx->colorspace;
775     vui->colourPrimaries = avctx->color_primaries;
776     vui->transferCharacteristics = avctx->color_trc;
777     vui->videoFullRangeFlag = (avctx->color_range == AVCOL_RANGE_JPEG
778         || ctx->data_pix_fmt == AV_PIX_FMT_YUVJ420P || ctx->data_pix_fmt == AV_PIX_FMT_YUVJ422P || ctx->data_pix_fmt == AV_PIX_FMT_YUVJ444P);
779
780     vui->colourDescriptionPresentFlag =
781         (avctx->colorspace != 2 || avctx->color_primaries != 2 || avctx->color_trc != 2);
782
783     vui->videoSignalTypePresentFlag =
784         (vui->colourDescriptionPresentFlag
785         || vui->videoFormat != 5
786         || vui->videoFullRangeFlag != 0);
787
788     h264->sliceMode = 3;
789     h264->sliceModeData = 1;
790
791     h264->disableSPSPPS = (avctx->flags & AV_CODEC_FLAG_GLOBAL_HEADER) ? 1 : 0;
792     h264->repeatSPSPPS  = (avctx->flags & AV_CODEC_FLAG_GLOBAL_HEADER) ? 0 : 1;
793     h264->outputAUD     = ctx->aud;
794
795     if (avctx->refs >= 0) {
796         /* 0 means "let the hardware decide" */
797         h264->maxNumRefFrames = avctx->refs;
798     }
799     if (avctx->gop_size >= 0) {
800         h264->idrPeriod = cc->gopLength;
801     }
802
803     if (IS_CBR(cc->rcParams.rateControlMode)) {
804         h264->outputBufferingPeriodSEI = 1;
805         h264->outputPictureTimingSEI   = 1;
806     }
807
808     if (cc->rcParams.rateControlMode == NV_ENC_PARAMS_RC_2_PASS_QUALITY ||
809         cc->rcParams.rateControlMode == NV_ENC_PARAMS_RC_2_PASS_FRAMESIZE_CAP ||
810         cc->rcParams.rateControlMode == NV_ENC_PARAMS_RC_2_PASS_VBR) {
811         h264->adaptiveTransformMode = NV_ENC_H264_ADAPTIVE_TRANSFORM_ENABLE;
812         h264->fmoMode = NV_ENC_H264_FMO_DISABLE;
813     }
814
815     if (ctx->flags & NVENC_LOSSLESS) {
816         h264->qpPrimeYZeroTransformBypassFlag = 1;
817     } else {
818         switch(ctx->profile) {
819         case NV_ENC_H264_PROFILE_BASELINE:
820             cc->profileGUID = NV_ENC_H264_PROFILE_BASELINE_GUID;
821             avctx->profile = FF_PROFILE_H264_BASELINE;
822             break;
823         case NV_ENC_H264_PROFILE_MAIN:
824             cc->profileGUID = NV_ENC_H264_PROFILE_MAIN_GUID;
825             avctx->profile = FF_PROFILE_H264_MAIN;
826             break;
827         case NV_ENC_H264_PROFILE_HIGH:
828             cc->profileGUID = NV_ENC_H264_PROFILE_HIGH_GUID;
829             avctx->profile = FF_PROFILE_H264_HIGH;
830             break;
831         case NV_ENC_H264_PROFILE_HIGH_444P:
832             cc->profileGUID = NV_ENC_H264_PROFILE_HIGH_444_GUID;
833             avctx->profile = FF_PROFILE_H264_HIGH_444_PREDICTIVE;
834             break;
835         }
836     }
837
838     // force setting profile as high444p if input is AV_PIX_FMT_YUV444P
839     if (ctx->data_pix_fmt == AV_PIX_FMT_YUV444P) {
840         cc->profileGUID = NV_ENC_H264_PROFILE_HIGH_444_GUID;
841         avctx->profile = FF_PROFILE_H264_HIGH_444_PREDICTIVE;
842     }
843
844     h264->chromaFormatIDC = avctx->profile == FF_PROFILE_H264_HIGH_444_PREDICTIVE ? 3 : 1;
845
846     h264->level = ctx->level;
847
848     return 0;
849 }
850
851 static av_cold int nvenc_setup_hevc_config(AVCodecContext *avctx)
852 {
853     NvencContext *ctx                      = avctx->priv_data;
854     NV_ENC_CONFIG *cc                      = &ctx->encode_config;
855     NV_ENC_CONFIG_HEVC *hevc               = &cc->encodeCodecConfig.hevcConfig;
856     NV_ENC_CONFIG_HEVC_VUI_PARAMETERS *vui = &hevc->hevcVUIParameters;
857
858     vui->colourMatrix = avctx->colorspace;
859     vui->colourPrimaries = avctx->color_primaries;
860     vui->transferCharacteristics = avctx->color_trc;
861     vui->videoFullRangeFlag = (avctx->color_range == AVCOL_RANGE_JPEG
862         || ctx->data_pix_fmt == AV_PIX_FMT_YUVJ420P || ctx->data_pix_fmt == AV_PIX_FMT_YUVJ422P || ctx->data_pix_fmt == AV_PIX_FMT_YUVJ444P);
863
864     vui->colourDescriptionPresentFlag =
865         (avctx->colorspace != 2 || avctx->color_primaries != 2 || avctx->color_trc != 2);
866
867     vui->videoSignalTypePresentFlag =
868         (vui->colourDescriptionPresentFlag
869         || vui->videoFormat != 5
870         || vui->videoFullRangeFlag != 0);
871
872     hevc->sliceMode = 3;
873     hevc->sliceModeData = 1;
874
875     hevc->disableSPSPPS = (avctx->flags & AV_CODEC_FLAG_GLOBAL_HEADER) ? 1 : 0;
876     hevc->repeatSPSPPS  = (avctx->flags & AV_CODEC_FLAG_GLOBAL_HEADER) ? 0 : 1;
877     hevc->outputAUD     = ctx->aud;
878
879     if (avctx->refs >= 0) {
880         /* 0 means "let the hardware decide" */
881         hevc->maxNumRefFramesInDPB = avctx->refs;
882     }
883     if (avctx->gop_size >= 0) {
884         hevc->idrPeriod = cc->gopLength;
885     }
886
887     if (IS_CBR(cc->rcParams.rateControlMode)) {
888         hevc->outputBufferingPeriodSEI = 1;
889         hevc->outputPictureTimingSEI   = 1;
890     }
891
892     switch (ctx->profile) {
893     case NV_ENC_HEVC_PROFILE_MAIN:
894         cc->profileGUID = NV_ENC_HEVC_PROFILE_MAIN_GUID;
895         avctx->profile  = FF_PROFILE_HEVC_MAIN;
896         break;
897     case NV_ENC_HEVC_PROFILE_MAIN_10:
898         cc->profileGUID = NV_ENC_HEVC_PROFILE_MAIN10_GUID;
899         avctx->profile  = FF_PROFILE_HEVC_MAIN_10;
900         break;
901     case NV_ENC_HEVC_PROFILE_REXT:
902         cc->profileGUID = NV_ENC_HEVC_PROFILE_FREXT_GUID;
903         avctx->profile  = FF_PROFILE_HEVC_REXT;
904         break;
905     }
906
907     // force setting profile as main10 if input is 10 bit
908     if (IS_10BIT(ctx->data_pix_fmt)) {
909         cc->profileGUID = NV_ENC_HEVC_PROFILE_MAIN10_GUID;
910         avctx->profile = FF_PROFILE_HEVC_MAIN_10;
911     }
912
913     // force setting profile as rext if input is yuv444
914     if (IS_YUV444(ctx->data_pix_fmt)) {
915         cc->profileGUID = NV_ENC_HEVC_PROFILE_FREXT_GUID;
916         avctx->profile = FF_PROFILE_HEVC_REXT;
917     }
918
919     hevc->chromaFormatIDC = IS_YUV444(ctx->data_pix_fmt) ? 3 : 1;
920
921     hevc->pixelBitDepthMinus8 = IS_10BIT(ctx->data_pix_fmt) ? 2 : 0;
922
923     hevc->level = ctx->level;
924
925     hevc->tier = ctx->tier;
926
927     return 0;
928 }
929
930 static av_cold int nvenc_setup_codec_config(AVCodecContext *avctx)
931 {
932     switch (avctx->codec->id) {
933     case AV_CODEC_ID_H264:
934         return nvenc_setup_h264_config(avctx);
935     case AV_CODEC_ID_HEVC:
936         return nvenc_setup_hevc_config(avctx);
937     /* Earlier switch/case will return if unknown codec is passed. */
938     }
939
940     return 0;
941 }
942
943 static av_cold int nvenc_setup_encoder(AVCodecContext *avctx)
944 {
945     NvencContext *ctx = avctx->priv_data;
946     NvencDynLoadFunctions *dl_fn = &ctx->nvenc_dload_funcs;
947     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &dl_fn->nvenc_funcs;
948
949     NV_ENC_PRESET_CONFIG preset_config = { 0 };
950     NVENCSTATUS nv_status = NV_ENC_SUCCESS;
951     AVCPBProperties *cpb_props;
952     int res = 0;
953     int dw, dh;
954
955     ctx->encode_config.version = NV_ENC_CONFIG_VER;
956     ctx->init_encode_params.version = NV_ENC_INITIALIZE_PARAMS_VER;
957
958     ctx->init_encode_params.encodeHeight = avctx->height;
959     ctx->init_encode_params.encodeWidth = avctx->width;
960
961     ctx->init_encode_params.encodeConfig = &ctx->encode_config;
962
963     nvenc_map_preset(ctx);
964
965     preset_config.version = NV_ENC_PRESET_CONFIG_VER;
966     preset_config.presetCfg.version = NV_ENC_CONFIG_VER;
967
968     nv_status = p_nvenc->nvEncGetEncodePresetConfig(ctx->nvencoder,
969                                                     ctx->init_encode_params.encodeGUID,
970                                                     ctx->init_encode_params.presetGUID,
971                                                     &preset_config);
972     if (nv_status != NV_ENC_SUCCESS)
973         return nvenc_print_error(avctx, nv_status, "Cannot get the preset configuration");
974
975     memcpy(&ctx->encode_config, &preset_config.presetCfg, sizeof(ctx->encode_config));
976
977     ctx->encode_config.version = NV_ENC_CONFIG_VER;
978
979     dw = avctx->width;
980     dh = avctx->height;
981     if (avctx->sample_aspect_ratio.num > 0 && avctx->sample_aspect_ratio.den > 0) {
982         dw*= avctx->sample_aspect_ratio.num;
983         dh*= avctx->sample_aspect_ratio.den;
984     }
985     av_reduce(&dw, &dh, dw, dh, 1024 * 1024);
986     ctx->init_encode_params.darHeight = dh;
987     ctx->init_encode_params.darWidth = dw;
988
989     ctx->init_encode_params.frameRateNum = avctx->time_base.den;
990     ctx->init_encode_params.frameRateDen = avctx->time_base.num * avctx->ticks_per_frame;
991
992     ctx->init_encode_params.enableEncodeAsync = 0;
993     ctx->init_encode_params.enablePTD = 1;
994
995     if (ctx->bluray_compat) {
996         ctx->aud = 1;
997         avctx->refs = FFMIN(FFMAX(avctx->refs, 0), 6);
998         avctx->max_b_frames = FFMIN(avctx->max_b_frames, 3);
999         switch (avctx->codec->id) {
1000         case AV_CODEC_ID_H264:
1001             /* maximum level depends on used resolution */
1002             break;
1003         case AV_CODEC_ID_HEVC:
1004             ctx->level = NV_ENC_LEVEL_HEVC_51;
1005             ctx->tier = NV_ENC_TIER_HEVC_HIGH;
1006             break;
1007         }
1008     }
1009
1010     if (avctx->gop_size > 0) {
1011         if (avctx->max_b_frames >= 0) {
1012             /* 0 is intra-only, 1 is I/P only, 2 is one B-Frame, 3 two B-frames, and so on. */
1013             ctx->encode_config.frameIntervalP = avctx->max_b_frames + 1;
1014         }
1015
1016         ctx->encode_config.gopLength = avctx->gop_size;
1017     } else if (avctx->gop_size == 0) {
1018         ctx->encode_config.frameIntervalP = 0;
1019         ctx->encode_config.gopLength = 1;
1020     }
1021
1022     ctx->initial_pts[0] = AV_NOPTS_VALUE;
1023     ctx->initial_pts[1] = AV_NOPTS_VALUE;
1024
1025     nvenc_recalc_surfaces(avctx);
1026
1027     nvenc_setup_rate_control(avctx);
1028
1029     if (avctx->flags & AV_CODEC_FLAG_INTERLACED_DCT) {
1030         ctx->encode_config.frameFieldMode = NV_ENC_PARAMS_FRAME_FIELD_MODE_FIELD;
1031     } else {
1032         ctx->encode_config.frameFieldMode = NV_ENC_PARAMS_FRAME_FIELD_MODE_FRAME;
1033     }
1034
1035     res = nvenc_setup_codec_config(avctx);
1036     if (res)
1037         return res;
1038
1039     nv_status = p_nvenc->nvEncInitializeEncoder(ctx->nvencoder, &ctx->init_encode_params);
1040     if (nv_status != NV_ENC_SUCCESS) {
1041         return nvenc_print_error(avctx, nv_status, "InitializeEncoder failed");
1042     }
1043
1044     if (ctx->encode_config.frameIntervalP > 1)
1045         avctx->has_b_frames = 2;
1046
1047     if (ctx->encode_config.rcParams.averageBitRate > 0)
1048         avctx->bit_rate = ctx->encode_config.rcParams.averageBitRate;
1049
1050     cpb_props = ff_add_cpb_side_data(avctx);
1051     if (!cpb_props)
1052         return AVERROR(ENOMEM);
1053     cpb_props->max_bitrate = ctx->encode_config.rcParams.maxBitRate;
1054     cpb_props->avg_bitrate = avctx->bit_rate;
1055     cpb_props->buffer_size = ctx->encode_config.rcParams.vbvBufferSize;
1056
1057     return 0;
1058 }
1059
1060 static NV_ENC_BUFFER_FORMAT nvenc_map_buffer_format(enum AVPixelFormat pix_fmt)
1061 {
1062     switch (pix_fmt) {
1063     case AV_PIX_FMT_YUV420P:
1064         return NV_ENC_BUFFER_FORMAT_YV12_PL;
1065     case AV_PIX_FMT_NV12:
1066         return NV_ENC_BUFFER_FORMAT_NV12_PL;
1067     case AV_PIX_FMT_P010:
1068         return NV_ENC_BUFFER_FORMAT_YUV420_10BIT;
1069     case AV_PIX_FMT_YUV444P:
1070         return NV_ENC_BUFFER_FORMAT_YUV444_PL;
1071     case AV_PIX_FMT_YUV444P16:
1072         return NV_ENC_BUFFER_FORMAT_YUV444_10BIT;
1073     case AV_PIX_FMT_0RGB32:
1074         return NV_ENC_BUFFER_FORMAT_ARGB;
1075     case AV_PIX_FMT_0BGR32:
1076         return NV_ENC_BUFFER_FORMAT_ABGR;
1077     default:
1078         return NV_ENC_BUFFER_FORMAT_UNDEFINED;
1079     }
1080 }
1081
1082 static av_cold int nvenc_alloc_surface(AVCodecContext *avctx, int idx)
1083 {
1084     NvencContext *ctx = avctx->priv_data;
1085     NvencDynLoadFunctions *dl_fn = &ctx->nvenc_dload_funcs;
1086     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &dl_fn->nvenc_funcs;
1087
1088     NVENCSTATUS nv_status;
1089     NV_ENC_CREATE_BITSTREAM_BUFFER allocOut = { 0 };
1090     allocOut.version = NV_ENC_CREATE_BITSTREAM_BUFFER_VER;
1091
1092     if (avctx->pix_fmt == AV_PIX_FMT_CUDA) {
1093         ctx->surfaces[idx].in_ref = av_frame_alloc();
1094         if (!ctx->surfaces[idx].in_ref)
1095             return AVERROR(ENOMEM);
1096     } else {
1097         NV_ENC_CREATE_INPUT_BUFFER allocSurf = { 0 };
1098
1099         ctx->surfaces[idx].format = nvenc_map_buffer_format(ctx->data_pix_fmt);
1100         if (ctx->surfaces[idx].format == NV_ENC_BUFFER_FORMAT_UNDEFINED) {
1101             av_log(avctx, AV_LOG_FATAL, "Invalid input pixel format: %s\n",
1102                    av_get_pix_fmt_name(ctx->data_pix_fmt));
1103             return AVERROR(EINVAL);
1104         }
1105
1106         allocSurf.version = NV_ENC_CREATE_INPUT_BUFFER_VER;
1107         allocSurf.width = (avctx->width + 31) & ~31;
1108         allocSurf.height = (avctx->height + 31) & ~31;
1109         allocSurf.memoryHeap = NV_ENC_MEMORY_HEAP_SYSMEM_CACHED;
1110         allocSurf.bufferFmt = ctx->surfaces[idx].format;
1111
1112         nv_status = p_nvenc->nvEncCreateInputBuffer(ctx->nvencoder, &allocSurf);
1113         if (nv_status != NV_ENC_SUCCESS) {
1114             return nvenc_print_error(avctx, nv_status, "CreateInputBuffer failed");
1115         }
1116
1117         ctx->surfaces[idx].input_surface = allocSurf.inputBuffer;
1118         ctx->surfaces[idx].width = allocSurf.width;
1119         ctx->surfaces[idx].height = allocSurf.height;
1120     }
1121
1122     ctx->surfaces[idx].lockCount = 0;
1123
1124     /* 1MB is large enough to hold most output frames.
1125      * NVENC increases this automaticaly if it is not enough. */
1126     allocOut.size = 1024 * 1024;
1127
1128     allocOut.memoryHeap = NV_ENC_MEMORY_HEAP_SYSMEM_CACHED;
1129
1130     nv_status = p_nvenc->nvEncCreateBitstreamBuffer(ctx->nvencoder, &allocOut);
1131     if (nv_status != NV_ENC_SUCCESS) {
1132         int err = nvenc_print_error(avctx, nv_status, "CreateBitstreamBuffer failed");
1133         if (avctx->pix_fmt != AV_PIX_FMT_CUDA)
1134             p_nvenc->nvEncDestroyInputBuffer(ctx->nvencoder, ctx->surfaces[idx].input_surface);
1135         av_frame_free(&ctx->surfaces[idx].in_ref);
1136         return err;
1137     }
1138
1139     ctx->surfaces[idx].output_surface = allocOut.bitstreamBuffer;
1140     ctx->surfaces[idx].size = allocOut.size;
1141
1142     return 0;
1143 }
1144
1145 static av_cold int nvenc_setup_surfaces(AVCodecContext *avctx)
1146 {
1147     NvencContext *ctx = avctx->priv_data;
1148     int i, res;
1149
1150     ctx->surfaces = av_mallocz_array(ctx->nb_surfaces, sizeof(*ctx->surfaces));
1151     if (!ctx->surfaces)
1152         return AVERROR(ENOMEM);
1153
1154     ctx->timestamp_list = av_fifo_alloc(ctx->nb_surfaces * sizeof(int64_t));
1155     if (!ctx->timestamp_list)
1156         return AVERROR(ENOMEM);
1157     ctx->output_surface_queue = av_fifo_alloc(ctx->nb_surfaces * sizeof(NvencSurface*));
1158     if (!ctx->output_surface_queue)
1159         return AVERROR(ENOMEM);
1160     ctx->output_surface_ready_queue = av_fifo_alloc(ctx->nb_surfaces * sizeof(NvencSurface*));
1161     if (!ctx->output_surface_ready_queue)
1162         return AVERROR(ENOMEM);
1163
1164     for (i = 0; i < ctx->nb_surfaces; i++) {
1165         if ((res = nvenc_alloc_surface(avctx, i)) < 0)
1166             return res;
1167     }
1168
1169     return 0;
1170 }
1171
1172 static av_cold int nvenc_setup_extradata(AVCodecContext *avctx)
1173 {
1174     NvencContext *ctx = avctx->priv_data;
1175     NvencDynLoadFunctions *dl_fn = &ctx->nvenc_dload_funcs;
1176     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &dl_fn->nvenc_funcs;
1177
1178     NVENCSTATUS nv_status;
1179     uint32_t outSize = 0;
1180     char tmpHeader[256];
1181     NV_ENC_SEQUENCE_PARAM_PAYLOAD payload = { 0 };
1182     payload.version = NV_ENC_SEQUENCE_PARAM_PAYLOAD_VER;
1183
1184     payload.spsppsBuffer = tmpHeader;
1185     payload.inBufferSize = sizeof(tmpHeader);
1186     payload.outSPSPPSPayloadSize = &outSize;
1187
1188     nv_status = p_nvenc->nvEncGetSequenceParams(ctx->nvencoder, &payload);
1189     if (nv_status != NV_ENC_SUCCESS) {
1190         return nvenc_print_error(avctx, nv_status, "GetSequenceParams failed");
1191     }
1192
1193     avctx->extradata_size = outSize;
1194     avctx->extradata = av_mallocz(outSize + AV_INPUT_BUFFER_PADDING_SIZE);
1195
1196     if (!avctx->extradata) {
1197         return AVERROR(ENOMEM);
1198     }
1199
1200     memcpy(avctx->extradata, tmpHeader, outSize);
1201
1202     return 0;
1203 }
1204
1205 av_cold int ff_nvenc_encode_close(AVCodecContext *avctx)
1206 {
1207     NvencContext *ctx               = avctx->priv_data;
1208     NvencDynLoadFunctions *dl_fn = &ctx->nvenc_dload_funcs;
1209     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &dl_fn->nvenc_funcs;
1210     int i;
1211
1212     /* the encoder has to be flushed before it can be closed */
1213     if (ctx->nvencoder) {
1214         NV_ENC_PIC_PARAMS params        = { .version        = NV_ENC_PIC_PARAMS_VER,
1215                                             .encodePicFlags = NV_ENC_PIC_FLAG_EOS };
1216
1217         p_nvenc->nvEncEncodePicture(ctx->nvencoder, &params);
1218     }
1219
1220     av_fifo_freep(&ctx->timestamp_list);
1221     av_fifo_freep(&ctx->output_surface_ready_queue);
1222     av_fifo_freep(&ctx->output_surface_queue);
1223
1224     if (ctx->surfaces && avctx->pix_fmt == AV_PIX_FMT_CUDA) {
1225         for (i = 0; i < ctx->nb_surfaces; ++i) {
1226             if (ctx->surfaces[i].input_surface) {
1227                  p_nvenc->nvEncUnmapInputResource(ctx->nvencoder, ctx->surfaces[i].in_map.mappedResource);
1228             }
1229         }
1230         for (i = 0; i < ctx->nb_registered_frames; i++) {
1231             if (ctx->registered_frames[i].regptr)
1232                 p_nvenc->nvEncUnregisterResource(ctx->nvencoder, ctx->registered_frames[i].regptr);
1233         }
1234         ctx->nb_registered_frames = 0;
1235     }
1236
1237     if (ctx->surfaces) {
1238         for (i = 0; i < ctx->nb_surfaces; ++i) {
1239             if (avctx->pix_fmt != AV_PIX_FMT_CUDA)
1240                 p_nvenc->nvEncDestroyInputBuffer(ctx->nvencoder, ctx->surfaces[i].input_surface);
1241             av_frame_free(&ctx->surfaces[i].in_ref);
1242             p_nvenc->nvEncDestroyBitstreamBuffer(ctx->nvencoder, ctx->surfaces[i].output_surface);
1243         }
1244     }
1245     av_freep(&ctx->surfaces);
1246     ctx->nb_surfaces = 0;
1247
1248     if (ctx->nvencoder)
1249         p_nvenc->nvEncDestroyEncoder(ctx->nvencoder);
1250     ctx->nvencoder = NULL;
1251
1252     if (ctx->cu_context_internal)
1253         dl_fn->cuda_dl->cuCtxDestroy(ctx->cu_context_internal);
1254     ctx->cu_context = ctx->cu_context_internal = NULL;
1255
1256     nvenc_free_functions(&dl_fn->nvenc_dl);
1257     cuda_free_functions(&dl_fn->cuda_dl);
1258
1259     dl_fn->nvenc_device_count = 0;
1260
1261     av_log(avctx, AV_LOG_VERBOSE, "Nvenc unloaded\n");
1262
1263     return 0;
1264 }
1265
1266 av_cold int ff_nvenc_encode_init(AVCodecContext *avctx)
1267 {
1268     NvencContext *ctx = avctx->priv_data;
1269     int ret;
1270
1271     if (avctx->pix_fmt == AV_PIX_FMT_CUDA) {
1272         AVHWFramesContext *frames_ctx;
1273         if (!avctx->hw_frames_ctx) {
1274             av_log(avctx, AV_LOG_ERROR,
1275                    "hw_frames_ctx must be set when using GPU frames as input\n");
1276             return AVERROR(EINVAL);
1277         }
1278         frames_ctx = (AVHWFramesContext*)avctx->hw_frames_ctx->data;
1279         ctx->data_pix_fmt = frames_ctx->sw_format;
1280     } else {
1281         ctx->data_pix_fmt = avctx->pix_fmt;
1282     }
1283
1284     if ((ret = nvenc_load_libraries(avctx)) < 0)
1285         return ret;
1286
1287     if ((ret = nvenc_setup_device(avctx)) < 0)
1288         return ret;
1289
1290     if ((ret = nvenc_setup_encoder(avctx)) < 0)
1291         return ret;
1292
1293     if ((ret = nvenc_setup_surfaces(avctx)) < 0)
1294         return ret;
1295
1296     if (avctx->flags & AV_CODEC_FLAG_GLOBAL_HEADER) {
1297         if ((ret = nvenc_setup_extradata(avctx)) < 0)
1298             return ret;
1299     }
1300
1301     return 0;
1302 }
1303
1304 static NvencSurface *get_free_frame(NvencContext *ctx)
1305 {
1306     int i;
1307
1308     for (i = 0; i < ctx->nb_surfaces; i++) {
1309         if (!ctx->surfaces[i].lockCount) {
1310             ctx->surfaces[i].lockCount = 1;
1311             return &ctx->surfaces[i];
1312         }
1313     }
1314
1315     return NULL;
1316 }
1317
1318 static int nvenc_copy_frame(AVCodecContext *avctx, NvencSurface *nv_surface,
1319             NV_ENC_LOCK_INPUT_BUFFER *lock_buffer_params, const AVFrame *frame)
1320 {
1321     int dst_linesize[4] = {
1322         lock_buffer_params->pitch,
1323         lock_buffer_params->pitch,
1324         lock_buffer_params->pitch,
1325         lock_buffer_params->pitch
1326     };
1327     uint8_t *dst_data[4];
1328     int ret;
1329
1330     if (frame->format == AV_PIX_FMT_YUV420P)
1331         dst_linesize[1] = dst_linesize[2] >>= 1;
1332
1333     ret = av_image_fill_pointers(dst_data, frame->format, nv_surface->height,
1334                                  lock_buffer_params->bufferDataPtr, dst_linesize);
1335     if (ret < 0)
1336         return ret;
1337
1338     if (frame->format == AV_PIX_FMT_YUV420P)
1339         FFSWAP(uint8_t*, dst_data[1], dst_data[2]);
1340
1341     av_image_copy(dst_data, dst_linesize,
1342                   (const uint8_t**)frame->data, frame->linesize, frame->format,
1343                   avctx->width, avctx->height);
1344
1345     return 0;
1346 }
1347
1348 static int nvenc_find_free_reg_resource(AVCodecContext *avctx)
1349 {
1350     NvencContext *ctx = avctx->priv_data;
1351     NvencDynLoadFunctions *dl_fn = &ctx->nvenc_dload_funcs;
1352     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &dl_fn->nvenc_funcs;
1353
1354     int i;
1355
1356     if (ctx->nb_registered_frames == FF_ARRAY_ELEMS(ctx->registered_frames)) {
1357         for (i = 0; i < ctx->nb_registered_frames; i++) {
1358             if (!ctx->registered_frames[i].mapped) {
1359                 if (ctx->registered_frames[i].regptr) {
1360                     p_nvenc->nvEncUnregisterResource(ctx->nvencoder,
1361                                                 ctx->registered_frames[i].regptr);
1362                     ctx->registered_frames[i].regptr = NULL;
1363                 }
1364                 return i;
1365             }
1366         }
1367     } else {
1368         return ctx->nb_registered_frames++;
1369     }
1370
1371     av_log(avctx, AV_LOG_ERROR, "Too many registered CUDA frames\n");
1372     return AVERROR(ENOMEM);
1373 }
1374
1375 static int nvenc_register_frame(AVCodecContext *avctx, const AVFrame *frame)
1376 {
1377     NvencContext *ctx = avctx->priv_data;
1378     NvencDynLoadFunctions *dl_fn = &ctx->nvenc_dload_funcs;
1379     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &dl_fn->nvenc_funcs;
1380
1381     AVHWFramesContext *frames_ctx = (AVHWFramesContext*)avctx->hw_frames_ctx->data;
1382     NV_ENC_REGISTER_RESOURCE reg;
1383     int i, idx, ret;
1384
1385     for (i = 0; i < ctx->nb_registered_frames; i++) {
1386         if (ctx->registered_frames[i].ptr == (CUdeviceptr)frame->data[0])
1387             return i;
1388     }
1389
1390     idx = nvenc_find_free_reg_resource(avctx);
1391     if (idx < 0)
1392         return idx;
1393
1394     reg.version            = NV_ENC_REGISTER_RESOURCE_VER;
1395     reg.resourceType       = NV_ENC_INPUT_RESOURCE_TYPE_CUDADEVICEPTR;
1396     reg.width              = frames_ctx->width;
1397     reg.height             = frames_ctx->height;
1398     reg.pitch              = frame->linesize[0];
1399     reg.resourceToRegister = frame->data[0];
1400
1401     reg.bufferFormat       = nvenc_map_buffer_format(frames_ctx->sw_format);
1402     if (reg.bufferFormat == NV_ENC_BUFFER_FORMAT_UNDEFINED) {
1403         av_log(avctx, AV_LOG_FATAL, "Invalid input pixel format: %s\n",
1404                av_get_pix_fmt_name(frames_ctx->sw_format));
1405         return AVERROR(EINVAL);
1406     }
1407
1408     ret = p_nvenc->nvEncRegisterResource(ctx->nvencoder, &reg);
1409     if (ret != NV_ENC_SUCCESS) {
1410         nvenc_print_error(avctx, ret, "Error registering an input resource");
1411         return AVERROR_UNKNOWN;
1412     }
1413
1414     ctx->registered_frames[idx].ptr    = (CUdeviceptr)frame->data[0];
1415     ctx->registered_frames[idx].regptr = reg.registeredResource;
1416     return idx;
1417 }
1418
1419 static int nvenc_upload_frame(AVCodecContext *avctx, const AVFrame *frame,
1420                                       NvencSurface *nvenc_frame)
1421 {
1422     NvencContext *ctx = avctx->priv_data;
1423     NvencDynLoadFunctions *dl_fn = &ctx->nvenc_dload_funcs;
1424     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &dl_fn->nvenc_funcs;
1425
1426     int res;
1427     NVENCSTATUS nv_status;
1428
1429     if (avctx->pix_fmt == AV_PIX_FMT_CUDA) {
1430         int reg_idx = nvenc_register_frame(avctx, frame);
1431         if (reg_idx < 0) {
1432             av_log(avctx, AV_LOG_ERROR, "Could not register an input CUDA frame\n");
1433             return reg_idx;
1434         }
1435
1436         res = av_frame_ref(nvenc_frame->in_ref, frame);
1437         if (res < 0)
1438             return res;
1439
1440         nvenc_frame->in_map.version = NV_ENC_MAP_INPUT_RESOURCE_VER;
1441         nvenc_frame->in_map.registeredResource = ctx->registered_frames[reg_idx].regptr;
1442         nv_status = p_nvenc->nvEncMapInputResource(ctx->nvencoder, &nvenc_frame->in_map);
1443         if (nv_status != NV_ENC_SUCCESS) {
1444             av_frame_unref(nvenc_frame->in_ref);
1445             return nvenc_print_error(avctx, nv_status, "Error mapping an input resource");
1446         }
1447
1448         ctx->registered_frames[reg_idx].mapped = 1;
1449         nvenc_frame->reg_idx                   = reg_idx;
1450         nvenc_frame->input_surface             = nvenc_frame->in_map.mappedResource;
1451         nvenc_frame->format                    = nvenc_frame->in_map.mappedBufferFmt;
1452         nvenc_frame->pitch                     = frame->linesize[0];
1453         return 0;
1454     } else {
1455         NV_ENC_LOCK_INPUT_BUFFER lockBufferParams = { 0 };
1456
1457         lockBufferParams.version = NV_ENC_LOCK_INPUT_BUFFER_VER;
1458         lockBufferParams.inputBuffer = nvenc_frame->input_surface;
1459
1460         nv_status = p_nvenc->nvEncLockInputBuffer(ctx->nvencoder, &lockBufferParams);
1461         if (nv_status != NV_ENC_SUCCESS) {
1462             return nvenc_print_error(avctx, nv_status, "Failed locking nvenc input buffer");
1463         }
1464
1465         nvenc_frame->pitch = lockBufferParams.pitch;
1466         res = nvenc_copy_frame(avctx, nvenc_frame, &lockBufferParams, frame);
1467
1468         nv_status = p_nvenc->nvEncUnlockInputBuffer(ctx->nvencoder, nvenc_frame->input_surface);
1469         if (nv_status != NV_ENC_SUCCESS) {
1470             return nvenc_print_error(avctx, nv_status, "Failed unlocking input buffer!");
1471         }
1472
1473         return res;
1474     }
1475 }
1476
1477 static void nvenc_codec_specific_pic_params(AVCodecContext *avctx,
1478                                             NV_ENC_PIC_PARAMS *params)
1479 {
1480     NvencContext *ctx = avctx->priv_data;
1481
1482     switch (avctx->codec->id) {
1483     case AV_CODEC_ID_H264:
1484         params->codecPicParams.h264PicParams.sliceMode =
1485             ctx->encode_config.encodeCodecConfig.h264Config.sliceMode;
1486         params->codecPicParams.h264PicParams.sliceModeData =
1487             ctx->encode_config.encodeCodecConfig.h264Config.sliceModeData;
1488       break;
1489     case AV_CODEC_ID_HEVC:
1490         params->codecPicParams.hevcPicParams.sliceMode =
1491             ctx->encode_config.encodeCodecConfig.hevcConfig.sliceMode;
1492         params->codecPicParams.hevcPicParams.sliceModeData =
1493             ctx->encode_config.encodeCodecConfig.hevcConfig.sliceModeData;
1494         break;
1495     }
1496 }
1497
1498 static inline void timestamp_queue_enqueue(AVFifoBuffer* queue, int64_t timestamp)
1499 {
1500     av_fifo_generic_write(queue, &timestamp, sizeof(timestamp), NULL);
1501 }
1502
1503 static inline int64_t timestamp_queue_dequeue(AVFifoBuffer* queue)
1504 {
1505     int64_t timestamp = AV_NOPTS_VALUE;
1506     if (av_fifo_size(queue) > 0)
1507         av_fifo_generic_read(queue, &timestamp, sizeof(timestamp), NULL);
1508
1509     return timestamp;
1510 }
1511
1512 static int nvenc_set_timestamp(AVCodecContext *avctx,
1513                                NV_ENC_LOCK_BITSTREAM *params,
1514                                AVPacket *pkt)
1515 {
1516     NvencContext *ctx = avctx->priv_data;
1517
1518     pkt->pts = params->outputTimeStamp;
1519
1520     /* generate the first dts by linearly extrapolating the
1521      * first two pts values to the past */
1522     if (avctx->max_b_frames > 0 && !ctx->first_packet_output &&
1523         ctx->initial_pts[1] != AV_NOPTS_VALUE) {
1524         int64_t ts0 = ctx->initial_pts[0], ts1 = ctx->initial_pts[1];
1525         int64_t delta;
1526
1527         if ((ts0 < 0 && ts1 > INT64_MAX + ts0) ||
1528             (ts0 > 0 && ts1 < INT64_MIN + ts0))
1529             return AVERROR(ERANGE);
1530         delta = ts1 - ts0;
1531
1532         if ((delta < 0 && ts0 > INT64_MAX + delta) ||
1533             (delta > 0 && ts0 < INT64_MIN + delta))
1534             return AVERROR(ERANGE);
1535         pkt->dts = ts0 - delta;
1536
1537         ctx->first_packet_output = 1;
1538         return 0;
1539     }
1540
1541     pkt->dts = timestamp_queue_dequeue(ctx->timestamp_list);
1542
1543     return 0;
1544 }
1545
1546 static int process_output_surface(AVCodecContext *avctx, AVPacket *pkt, NvencSurface *tmpoutsurf)
1547 {
1548     NvencContext *ctx = avctx->priv_data;
1549     NvencDynLoadFunctions *dl_fn = &ctx->nvenc_dload_funcs;
1550     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &dl_fn->nvenc_funcs;
1551
1552     uint32_t slice_mode_data;
1553     uint32_t *slice_offsets = NULL;
1554     NV_ENC_LOCK_BITSTREAM lock_params = { 0 };
1555     NVENCSTATUS nv_status;
1556     int res = 0;
1557
1558     enum AVPictureType pict_type;
1559
1560     switch (avctx->codec->id) {
1561     case AV_CODEC_ID_H264:
1562       slice_mode_data = ctx->encode_config.encodeCodecConfig.h264Config.sliceModeData;
1563       break;
1564     case AV_CODEC_ID_H265:
1565       slice_mode_data = ctx->encode_config.encodeCodecConfig.hevcConfig.sliceModeData;
1566       break;
1567     default:
1568       av_log(avctx, AV_LOG_ERROR, "Unknown codec name\n");
1569       res = AVERROR(EINVAL);
1570       goto error;
1571     }
1572     slice_offsets = av_mallocz(slice_mode_data * sizeof(*slice_offsets));
1573
1574     if (!slice_offsets)
1575         goto error;
1576
1577     lock_params.version = NV_ENC_LOCK_BITSTREAM_VER;
1578
1579     lock_params.doNotWait = 0;
1580     lock_params.outputBitstream = tmpoutsurf->output_surface;
1581     lock_params.sliceOffsets = slice_offsets;
1582
1583     nv_status = p_nvenc->nvEncLockBitstream(ctx->nvencoder, &lock_params);
1584     if (nv_status != NV_ENC_SUCCESS) {
1585         res = nvenc_print_error(avctx, nv_status, "Failed locking bitstream buffer");
1586         goto error;
1587     }
1588
1589     if (res = ff_alloc_packet2(avctx, pkt, lock_params.bitstreamSizeInBytes,0)) {
1590         p_nvenc->nvEncUnlockBitstream(ctx->nvencoder, tmpoutsurf->output_surface);
1591         goto error;
1592     }
1593
1594     memcpy(pkt->data, lock_params.bitstreamBufferPtr, lock_params.bitstreamSizeInBytes);
1595
1596     nv_status = p_nvenc->nvEncUnlockBitstream(ctx->nvencoder, tmpoutsurf->output_surface);
1597     if (nv_status != NV_ENC_SUCCESS)
1598         nvenc_print_error(avctx, nv_status, "Failed unlocking bitstream buffer, expect the gates of mordor to open");
1599
1600
1601     if (avctx->pix_fmt == AV_PIX_FMT_CUDA) {
1602         p_nvenc->nvEncUnmapInputResource(ctx->nvencoder, tmpoutsurf->in_map.mappedResource);
1603         av_frame_unref(tmpoutsurf->in_ref);
1604         ctx->registered_frames[tmpoutsurf->reg_idx].mapped = 0;
1605
1606         tmpoutsurf->input_surface = NULL;
1607     }
1608
1609     switch (lock_params.pictureType) {
1610     case NV_ENC_PIC_TYPE_IDR:
1611         pkt->flags |= AV_PKT_FLAG_KEY;
1612     case NV_ENC_PIC_TYPE_I:
1613         pict_type = AV_PICTURE_TYPE_I;
1614         break;
1615     case NV_ENC_PIC_TYPE_P:
1616         pict_type = AV_PICTURE_TYPE_P;
1617         break;
1618     case NV_ENC_PIC_TYPE_B:
1619         pict_type = AV_PICTURE_TYPE_B;
1620         break;
1621     case NV_ENC_PIC_TYPE_BI:
1622         pict_type = AV_PICTURE_TYPE_BI;
1623         break;
1624     default:
1625         av_log(avctx, AV_LOG_ERROR, "Unknown picture type encountered, expect the output to be broken.\n");
1626         av_log(avctx, AV_LOG_ERROR, "Please report this error and include as much information on how to reproduce it as possible.\n");
1627         res = AVERROR_EXTERNAL;
1628         goto error;
1629     }
1630
1631 #if FF_API_CODED_FRAME
1632 FF_DISABLE_DEPRECATION_WARNINGS
1633     avctx->coded_frame->pict_type = pict_type;
1634 FF_ENABLE_DEPRECATION_WARNINGS
1635 #endif
1636
1637     ff_side_data_set_encoder_stats(pkt,
1638         (lock_params.frameAvgQP - 1) * FF_QP2LAMBDA, NULL, 0, pict_type);
1639
1640     res = nvenc_set_timestamp(avctx, &lock_params, pkt);
1641     if (res < 0)
1642         goto error2;
1643
1644     av_free(slice_offsets);
1645
1646     return 0;
1647
1648 error:
1649     timestamp_queue_dequeue(ctx->timestamp_list);
1650
1651 error2:
1652     av_free(slice_offsets);
1653
1654     return res;
1655 }
1656
1657 static int output_ready(AVCodecContext *avctx, int flush)
1658 {
1659     NvencContext *ctx = avctx->priv_data;
1660     int nb_ready, nb_pending;
1661
1662     /* when B-frames are enabled, we wait for two initial timestamps to
1663      * calculate the first dts */
1664     if (!flush && avctx->max_b_frames > 0 &&
1665         (ctx->initial_pts[0] == AV_NOPTS_VALUE || ctx->initial_pts[1] == AV_NOPTS_VALUE))
1666         return 0;
1667
1668     nb_ready   = av_fifo_size(ctx->output_surface_ready_queue)   / sizeof(NvencSurface*);
1669     nb_pending = av_fifo_size(ctx->output_surface_queue)         / sizeof(NvencSurface*);
1670     if (flush)
1671         return nb_ready > 0;
1672     return (nb_ready > 0) && (nb_ready + nb_pending >= ctx->async_depth);
1673 }
1674
1675 int ff_nvenc_encode_frame(AVCodecContext *avctx, AVPacket *pkt,
1676                           const AVFrame *frame, int *got_packet)
1677 {
1678     NVENCSTATUS nv_status;
1679     CUresult cu_res;
1680     CUcontext dummy;
1681     NvencSurface *tmpoutsurf, *inSurf;
1682     int res;
1683
1684     NvencContext *ctx = avctx->priv_data;
1685     NvencDynLoadFunctions *dl_fn = &ctx->nvenc_dload_funcs;
1686     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &dl_fn->nvenc_funcs;
1687
1688     NV_ENC_PIC_PARAMS pic_params = { 0 };
1689     pic_params.version = NV_ENC_PIC_PARAMS_VER;
1690
1691     if (frame) {
1692         inSurf = get_free_frame(ctx);
1693         if (!inSurf) {
1694             av_log(avctx, AV_LOG_ERROR, "No free surfaces\n");
1695             return AVERROR_BUG;
1696         }
1697
1698         cu_res = dl_fn->cuda_dl->cuCtxPushCurrent(ctx->cu_context);
1699         if (cu_res != CUDA_SUCCESS) {
1700             av_log(avctx, AV_LOG_ERROR, "cuCtxPushCurrent failed\n");
1701             return AVERROR_EXTERNAL;
1702         }
1703
1704         res = nvenc_upload_frame(avctx, frame, inSurf);
1705
1706         cu_res = dl_fn->cuda_dl->cuCtxPopCurrent(&dummy);
1707         if (cu_res != CUDA_SUCCESS) {
1708             av_log(avctx, AV_LOG_ERROR, "cuCtxPopCurrent failed\n");
1709             return AVERROR_EXTERNAL;
1710         }
1711
1712         if (res) {
1713             inSurf->lockCount = 0;
1714             return res;
1715         }
1716
1717         pic_params.inputBuffer = inSurf->input_surface;
1718         pic_params.bufferFmt = inSurf->format;
1719         pic_params.inputWidth = avctx->width;
1720         pic_params.inputHeight = avctx->height;
1721         pic_params.inputPitch = inSurf->pitch;
1722         pic_params.outputBitstream = inSurf->output_surface;
1723
1724         if (avctx->flags & AV_CODEC_FLAG_INTERLACED_DCT) {
1725             if (frame->top_field_first)
1726                 pic_params.pictureStruct = NV_ENC_PIC_STRUCT_FIELD_TOP_BOTTOM;
1727             else
1728                 pic_params.pictureStruct = NV_ENC_PIC_STRUCT_FIELD_BOTTOM_TOP;
1729         } else {
1730             pic_params.pictureStruct = NV_ENC_PIC_STRUCT_FRAME;
1731         }
1732
1733         if (ctx->forced_idr >= 0 && frame->pict_type == AV_PICTURE_TYPE_I) {
1734             pic_params.encodePicFlags =
1735                 ctx->forced_idr ? NV_ENC_PIC_FLAG_FORCEIDR : NV_ENC_PIC_FLAG_FORCEINTRA;
1736         } else {
1737             pic_params.encodePicFlags = 0;
1738         }
1739
1740         pic_params.inputTimeStamp = frame->pts;
1741
1742         nvenc_codec_specific_pic_params(avctx, &pic_params);
1743     } else {
1744         pic_params.encodePicFlags = NV_ENC_PIC_FLAG_EOS;
1745     }
1746
1747     cu_res = dl_fn->cuda_dl->cuCtxPushCurrent(ctx->cu_context);
1748     if (cu_res != CUDA_SUCCESS) {
1749         av_log(avctx, AV_LOG_ERROR, "cuCtxPushCurrent failed\n");
1750         return AVERROR_EXTERNAL;
1751     }
1752
1753     nv_status = p_nvenc->nvEncEncodePicture(ctx->nvencoder, &pic_params);
1754
1755     cu_res = dl_fn->cuda_dl->cuCtxPopCurrent(&dummy);
1756     if (cu_res != CUDA_SUCCESS) {
1757         av_log(avctx, AV_LOG_ERROR, "cuCtxPopCurrent failed\n");
1758         return AVERROR_EXTERNAL;
1759     }
1760
1761     if (nv_status != NV_ENC_SUCCESS &&
1762         nv_status != NV_ENC_ERR_NEED_MORE_INPUT)
1763         return nvenc_print_error(avctx, nv_status, "EncodePicture failed!");
1764
1765     if (frame) {
1766         av_fifo_generic_write(ctx->output_surface_queue, &inSurf, sizeof(inSurf), NULL);
1767         timestamp_queue_enqueue(ctx->timestamp_list, frame->pts);
1768
1769         if (ctx->initial_pts[0] == AV_NOPTS_VALUE)
1770             ctx->initial_pts[0] = frame->pts;
1771         else if (ctx->initial_pts[1] == AV_NOPTS_VALUE)
1772             ctx->initial_pts[1] = frame->pts;
1773     }
1774
1775     /* all the pending buffers are now ready for output */
1776     if (nv_status == NV_ENC_SUCCESS) {
1777         while (av_fifo_size(ctx->output_surface_queue) > 0) {
1778             av_fifo_generic_read(ctx->output_surface_queue, &tmpoutsurf, sizeof(tmpoutsurf), NULL);
1779             av_fifo_generic_write(ctx->output_surface_ready_queue, &tmpoutsurf, sizeof(tmpoutsurf), NULL);
1780         }
1781     }
1782
1783     if (output_ready(avctx, !frame)) {
1784         av_fifo_generic_read(ctx->output_surface_ready_queue, &tmpoutsurf, sizeof(tmpoutsurf), NULL);
1785
1786         res = process_output_surface(avctx, pkt, tmpoutsurf);
1787
1788         if (res)
1789             return res;
1790
1791         av_assert0(tmpoutsurf->lockCount);
1792         tmpoutsurf->lockCount--;
1793
1794         *got_packet = 1;
1795     } else {
1796         *got_packet = 0;
1797     }
1798
1799     return 0;
1800 }