x86: AVX2 nal_escape
[x262.git] / common / cpu.c
1 /*****************************************************************************
2  * cpu.c: cpu detection
3  *****************************************************************************
4  * Copyright (C) 2003-2013 x264 project
5  *
6  * Authors: Loren Merritt <lorenm@u.washington.edu>
7  *          Laurent Aimar <fenrir@via.ecp.fr>
8  *          Jason Garrett-Glaser <darkshikari@gmail.com>
9  *
10  * This program is free software; you can redistribute it and/or modify
11  * it under the terms of the GNU General Public License as published by
12  * the Free Software Foundation; either version 2 of the License, or
13  * (at your option) any later version.
14  *
15  * This program is distributed in the hope that it will be useful,
16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
18  * GNU General Public License for more details.
19  *
20  * You should have received a copy of the GNU General Public License
21  * along with this program; if not, write to the Free Software
22  * Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA  02111, USA.
23  *
24  * This program is also available under a commercial proprietary license.
25  * For more information, contact us at licensing@x264.com.
26  *****************************************************************************/
27
28 #define _GNU_SOURCE // for sched_getaffinity
29 #include "common.h"
30 #include "cpu.h"
31
32 #if HAVE_POSIXTHREAD && SYS_LINUX
33 #include <sched.h>
34 #endif
35 #if SYS_BEOS
36 #include <kernel/OS.h>
37 #endif
38 #if SYS_MACOSX || SYS_FREEBSD
39 #include <sys/types.h>
40 #include <sys/sysctl.h>
41 #endif
42 #if SYS_OPENBSD
43 #include <sys/param.h>
44 #include <sys/sysctl.h>
45 #include <machine/cpu.h>
46 #endif
47
48 const x264_cpu_name_t x264_cpu_names[] =
49 {
50 #if HAVE_MMX
51 //  {"MMX",         X264_CPU_MMX},  // we don't support asm on mmx1 cpus anymore
52 //  {"CMOV",        X264_CPU_CMOV}, // we require this unconditionally, so don't print it
53 #define MMX2 X264_CPU_MMX|X264_CPU_MMX2|X264_CPU_CMOV
54     {"MMX2",        MMX2},
55     {"MMXEXT",      MMX2},
56     {"SSE",         MMX2|X264_CPU_SSE},
57 #define SSE2 MMX2|X264_CPU_SSE|X264_CPU_SSE2
58     {"SSE2Slow",    SSE2|X264_CPU_SSE2_IS_SLOW},
59     {"SSE2",        SSE2},
60     {"SSE2Fast",    SSE2|X264_CPU_SSE2_IS_FAST},
61     {"SSE3",        SSE2|X264_CPU_SSE3},
62     {"SSSE3",       SSE2|X264_CPU_SSE3|X264_CPU_SSSE3},
63     {"SSE4.1",      SSE2|X264_CPU_SSE3|X264_CPU_SSSE3|X264_CPU_SSE4},
64     {"SSE4",        SSE2|X264_CPU_SSE3|X264_CPU_SSSE3|X264_CPU_SSE4},
65     {"SSE4.2",      SSE2|X264_CPU_SSE3|X264_CPU_SSSE3|X264_CPU_SSE4|X264_CPU_SSE42},
66 #define AVX SSE2|X264_CPU_SSE3|X264_CPU_SSSE3|X264_CPU_SSE4|X264_CPU_SSE42|X264_CPU_AVX
67     {"AVX",         AVX},
68     {"XOP",         AVX|X264_CPU_XOP},
69     {"FMA4",        AVX|X264_CPU_FMA4},
70     {"AVX2",        AVX|X264_CPU_AVX2},
71     {"FMA3",        AVX|X264_CPU_FMA3},
72 #undef AVX
73 #undef SSE2
74 #undef MMX2
75     {"Cache32",         X264_CPU_CACHELINE_32},
76     {"Cache64",         X264_CPU_CACHELINE_64},
77     {"SSEMisalign",     X264_CPU_SSE_MISALIGN},
78     {"LZCNT",           X264_CPU_LZCNT},
79     {"BMI1",            X264_CPU_BMI1},
80     {"BMI2",            X264_CPU_BMI1|X264_CPU_BMI2},
81     {"SlowCTZ",         X264_CPU_SLOW_CTZ},
82     {"SlowAtom",        X264_CPU_SLOW_ATOM},
83     {"SlowPshufb",      X264_CPU_SLOW_PSHUFB},
84     {"SlowPalignr",     X264_CPU_SLOW_PALIGNR},
85     {"SlowShuffle",     X264_CPU_SLOW_SHUFFLE},
86     {"UnalignedStack",  X264_CPU_STACK_MOD4},
87 #elif ARCH_PPC
88     {"Altivec",         X264_CPU_ALTIVEC},
89 #elif ARCH_ARM
90     {"ARMv6",           X264_CPU_ARMV6},
91     {"NEON",            X264_CPU_NEON},
92     {"FastNeonMRC",     X264_CPU_FAST_NEON_MRC},
93 #endif
94     {"", 0},
95 };
96
97 #if (ARCH_PPC && SYS_LINUX) || (ARCH_ARM && !HAVE_NEON)
98 #include <signal.h>
99 #include <setjmp.h>
100 static sigjmp_buf jmpbuf;
101 static volatile sig_atomic_t canjump = 0;
102
103 static void sigill_handler( int sig )
104 {
105     if( !canjump )
106     {
107         signal( sig, SIG_DFL );
108         raise( sig );
109     }
110
111     canjump = 0;
112     siglongjmp( jmpbuf, 1 );
113 }
114 #endif
115
116 #if HAVE_MMX
117 int x264_cpu_cpuid_test( void );
118 void x264_cpu_cpuid( uint32_t op, uint32_t *eax, uint32_t *ebx, uint32_t *ecx, uint32_t *edx );
119 void x264_cpu_xgetbv( uint32_t op, uint32_t *eax, uint32_t *edx );
120
121 uint32_t x264_cpu_detect( void )
122 {
123     uint32_t cpu = 0;
124     uint32_t eax, ebx, ecx, edx;
125     uint32_t vendor[4] = {0};
126     uint32_t max_extended_cap;
127     int cache;
128
129 #if !ARCH_X86_64
130     if( !x264_cpu_cpuid_test() )
131         return 0;
132 #endif
133
134     x264_cpu_cpuid( 0, &eax, vendor+0, vendor+2, vendor+1 );
135     if( eax == 0 )
136         return 0;
137
138     x264_cpu_cpuid( 1, &eax, &ebx, &ecx, &edx );
139     if( edx&0x00800000 )
140         cpu |= X264_CPU_MMX;
141     else
142         return cpu;
143     if( edx&0x02000000 )
144         cpu |= X264_CPU_MMX2|X264_CPU_SSE;
145     if( edx&0x00008000 )
146         cpu |= X264_CPU_CMOV;
147     else
148         return cpu;
149     if( edx&0x04000000 )
150         cpu |= X264_CPU_SSE2;
151     if( ecx&0x00000001 )
152         cpu |= X264_CPU_SSE3;
153     if( ecx&0x00000200 )
154         cpu |= X264_CPU_SSSE3;
155     if( ecx&0x00080000 )
156         cpu |= X264_CPU_SSE4;
157     if( ecx&0x00100000 )
158         cpu |= X264_CPU_SSE42;
159     /* Check OXSAVE and AVX bits */
160     if( (ecx&0x18000000) == 0x18000000 )
161     {
162         /* Check for OS support */
163         x264_cpu_xgetbv( 0, &eax, &edx );
164         if( (eax&0x6) == 0x6 )
165         {
166             cpu |= X264_CPU_AVX;
167             if( ecx&0x00001000 )
168                 cpu |= X264_CPU_FMA3;
169         }
170     }
171
172     x264_cpu_cpuid( 7, &eax, &ebx, &ecx, &edx );
173     /* AVX2 requires OS support, but BMI1/2 don't. */
174     if( (cpu&X264_CPU_AVX) && (ebx&0x00000020) )
175         cpu |= X264_CPU_AVX2;
176     if( ebx&0x00000008 )
177     {
178         cpu |= X264_CPU_BMI1;
179         if( ebx&0x00000100 )
180             cpu |= X264_CPU_BMI2;
181     }
182
183     if( cpu & X264_CPU_SSSE3 )
184         cpu |= X264_CPU_SSE2_IS_FAST;
185
186     x264_cpu_cpuid( 0x80000000, &eax, &ebx, &ecx, &edx );
187     max_extended_cap = eax;
188
189     if( max_extended_cap >= 0x80000001 )
190     {
191         x264_cpu_cpuid( 0x80000001, &eax, &ebx, &ecx, &edx );
192
193         if( ecx&0x00000020 )
194             cpu |= X264_CPU_LZCNT;             /* Supported by Intel chips starting with Haswell */
195         if( ecx&0x00000040 ) /* SSE4a, AMD only */
196         {
197             int family = ((eax>>8)&0xf) + ((eax>>20)&0xff);
198             cpu |= X264_CPU_SSE2_IS_FAST;      /* Phenom and later CPUs have fast SSE units */
199             if( family == 0x14 )
200             {
201                 cpu &= ~X264_CPU_SSE2_IS_FAST; /* SSSE3 doesn't imply fast SSE anymore... */
202                 cpu |= X264_CPU_SSE2_IS_SLOW;  /* Bobcat has 64-bit SIMD units */
203                 cpu |= X264_CPU_SLOW_PALIGNR;  /* palignr is insanely slow on Bobcat */
204             }
205         }
206
207         if( ecx&0x00000080 ) /* Misalign SSE */
208         {
209             cpu |= X264_CPU_SSE_MISALIGN;
210             x264_cpu_mask_misalign_sse();
211         }
212
213         if( cpu & X264_CPU_AVX )
214         {
215             if( ecx&0x00000800 ) /* XOP */
216                 cpu |= X264_CPU_XOP;
217             if( ecx&0x00010000 ) /* FMA4 */
218                 cpu |= X264_CPU_FMA4;
219         }
220
221         if( !strcmp((char*)vendor, "AuthenticAMD") )
222         {
223             if( edx&0x00400000 )
224                 cpu |= X264_CPU_MMX2;
225             if( !(cpu&X264_CPU_LZCNT) )
226                 cpu |= X264_CPU_SLOW_CTZ;
227             if( (cpu&X264_CPU_SSE2) && !(cpu&X264_CPU_SSE2_IS_FAST) )
228                 cpu |= X264_CPU_SSE2_IS_SLOW; /* AMD CPUs come in two types: terrible at SSE and great at it */
229         }
230     }
231
232     if( !strcmp((char*)vendor, "GenuineIntel") )
233     {
234         x264_cpu_cpuid( 1, &eax, &ebx, &ecx, &edx );
235         int family = ((eax>>8)&0xf) + ((eax>>20)&0xff);
236         int model  = ((eax>>4)&0xf) + ((eax>>12)&0xf0);
237         if( family == 6 )
238         {
239             /* 6/9 (pentium-m "banias"), 6/13 (pentium-m "dothan"), and 6/14 (core1 "yonah")
240              * theoretically support sse2, but it's significantly slower than mmx for
241              * almost all of x264's functions, so let's just pretend they don't. */
242             if( model == 9 || model == 13 || model == 14 )
243             {
244                 cpu &= ~(X264_CPU_SSE2|X264_CPU_SSE3);
245                 assert(!(cpu&(X264_CPU_SSSE3|X264_CPU_SSE4)));
246             }
247             /* Detect Atom CPU */
248             else if( model == 28 )
249             {
250                 cpu |= X264_CPU_SLOW_ATOM;
251                 cpu |= X264_CPU_SLOW_CTZ;
252                 cpu |= X264_CPU_SLOW_PSHUFB;
253             }
254             /* Conroe has a slow shuffle unit. Check the model number to make sure not
255              * to include crippled low-end Penryns and Nehalems that don't have SSE4. */
256             else if( (cpu&X264_CPU_SSSE3) && !(cpu&X264_CPU_SSE4) && model < 23 )
257                 cpu |= X264_CPU_SLOW_SHUFFLE;
258         }
259     }
260
261     if( (!strcmp((char*)vendor, "GenuineIntel") || !strcmp((char*)vendor, "CyrixInstead")) && !(cpu&X264_CPU_SSE42))
262     {
263         /* cacheline size is specified in 3 places, any of which may be missing */
264         x264_cpu_cpuid( 1, &eax, &ebx, &ecx, &edx );
265         cache = (ebx&0xff00)>>5; // cflush size
266         if( !cache && max_extended_cap >= 0x80000006 )
267         {
268             x264_cpu_cpuid( 0x80000006, &eax, &ebx, &ecx, &edx );
269             cache = ecx&0xff; // cacheline size
270         }
271         if( !cache )
272         {
273             // Cache and TLB Information
274             static const char cache32_ids[] = { 0x0a, 0x0c, 0x41, 0x42, 0x43, 0x44, 0x45, 0x82, 0x83, 0x84, 0x85, 0 };
275             static const char cache64_ids[] = { 0x22, 0x23, 0x25, 0x29, 0x2c, 0x46, 0x47, 0x49, 0x60, 0x66, 0x67,
276                                                 0x68, 0x78, 0x79, 0x7a, 0x7b, 0x7c, 0x7c, 0x7f, 0x86, 0x87, 0 };
277             uint32_t buf[4];
278             int max, i = 0;
279             do {
280                 x264_cpu_cpuid( 2, buf+0, buf+1, buf+2, buf+3 );
281                 max = buf[0]&0xff;
282                 buf[0] &= ~0xff;
283                 for( int j = 0; j < 4; j++ )
284                     if( !(buf[j]>>31) )
285                         while( buf[j] )
286                         {
287                             if( strchr( cache32_ids, buf[j]&0xff ) )
288                                 cache = 32;
289                             if( strchr( cache64_ids, buf[j]&0xff ) )
290                                 cache = 64;
291                             buf[j] >>= 8;
292                         }
293             } while( ++i < max );
294         }
295
296         if( cache == 32 )
297             cpu |= X264_CPU_CACHELINE_32;
298         else if( cache == 64 )
299             cpu |= X264_CPU_CACHELINE_64;
300         else
301             x264_log( NULL, X264_LOG_WARNING, "unable to determine cacheline size\n" );
302     }
303
304 #if BROKEN_STACK_ALIGNMENT
305     cpu |= X264_CPU_STACK_MOD4;
306 #endif
307
308     return cpu;
309 }
310
311 #elif ARCH_PPC
312
313 #if SYS_MACOSX || SYS_OPENBSD
314 #include <sys/sysctl.h>
315 uint32_t x264_cpu_detect( void )
316 {
317     /* Thank you VLC */
318     uint32_t cpu = 0;
319 #if SYS_OPENBSD
320     int      selectors[2] = { CTL_MACHDEP, CPU_ALTIVEC };
321 #else
322     int      selectors[2] = { CTL_HW, HW_VECTORUNIT };
323 #endif
324     int      has_altivec = 0;
325     size_t   length = sizeof( has_altivec );
326     int      error = sysctl( selectors, 2, &has_altivec, &length, NULL, 0 );
327
328     if( error == 0 && has_altivec != 0 )
329         cpu |= X264_CPU_ALTIVEC;
330
331     return cpu;
332 }
333
334 #elif SYS_LINUX
335
336 uint32_t x264_cpu_detect( void )
337 {
338     static void (*oldsig)( int );
339
340     oldsig = signal( SIGILL, sigill_handler );
341     if( sigsetjmp( jmpbuf, 1 ) )
342     {
343         signal( SIGILL, oldsig );
344         return 0;
345     }
346
347     canjump = 1;
348     asm volatile( "mtspr 256, %0\n\t"
349                   "vand 0, 0, 0\n\t"
350                   :
351                   : "r"(-1) );
352     canjump = 0;
353
354     signal( SIGILL, oldsig );
355
356     return X264_CPU_ALTIVEC;
357 }
358 #endif
359
360 #elif ARCH_ARM
361
362 void x264_cpu_neon_test( void );
363 int x264_cpu_fast_neon_mrc_test( void );
364
365 uint32_t x264_cpu_detect( void )
366 {
367     int flags = 0;
368 #if HAVE_ARMV6
369     flags |= X264_CPU_ARMV6;
370
371     // don't do this hack if compiled with -mfpu=neon
372 #if !HAVE_NEON
373     static void (* oldsig)( int );
374     oldsig = signal( SIGILL, sigill_handler );
375     if( sigsetjmp( jmpbuf, 1 ) )
376     {
377         signal( SIGILL, oldsig );
378         return flags;
379     }
380
381     canjump = 1;
382     x264_cpu_neon_test();
383     canjump = 0;
384     signal( SIGILL, oldsig );
385 #endif
386
387     flags |= X264_CPU_NEON;
388
389     // fast neon -> arm (Cortex-A9) detection relies on user access to the
390     // cycle counter; this assumes ARMv7 performance counters.
391     // NEON requires at least ARMv7, ARMv8 may require changes here, but
392     // hopefully this hacky detection method will have been replaced by then.
393     // Note that there is potential for a race condition if another program or
394     // x264 instance disables or reinits the counters while x264 is using them,
395     // which may result in incorrect detection and the counters stuck enabled.
396     // right now Apple does not seem to support performance counters for this test
397 #ifndef __MACH__
398     flags |= x264_cpu_fast_neon_mrc_test() ? X264_CPU_FAST_NEON_MRC : 0;
399 #endif
400     // TODO: write dual issue test? currently it's A8 (dual issue) vs. A9 (fast mrc)
401 #endif
402     return flags;
403 }
404
405 #else
406
407 uint32_t x264_cpu_detect( void )
408 {
409     return 0;
410 }
411
412 #endif
413
414 int x264_cpu_num_processors( void )
415 {
416 #if !HAVE_THREAD
417     return 1;
418
419 #elif SYS_WINDOWS
420     return x264_pthread_num_processors_np();
421
422 #elif SYS_CYGWIN || SYS_SunOS
423     return sysconf( _SC_NPROCESSORS_ONLN );
424
425 #elif SYS_LINUX
426     cpu_set_t p_aff;
427     memset( &p_aff, 0, sizeof(p_aff) );
428     if( sched_getaffinity( 0, sizeof(p_aff), &p_aff ) )
429         return 1;
430 #if HAVE_CPU_COUNT
431     return CPU_COUNT(&p_aff);
432 #else
433     int np = 0;
434     for( unsigned int bit = 0; bit < 8 * sizeof(p_aff); bit++ )
435         np += (((uint8_t *)&p_aff)[bit / 8] >> (bit % 8)) & 1;
436     return np;
437 #endif
438
439 #elif SYS_BEOS
440     system_info info;
441     get_system_info( &info );
442     return info.cpu_count;
443
444 #elif SYS_MACOSX || SYS_FREEBSD || SYS_OPENBSD
445     int ncpu;
446     size_t length = sizeof( ncpu );
447 #if SYS_OPENBSD
448     int mib[2] = { CTL_HW, HW_NCPU };
449     if( sysctl(mib, 2, &ncpu, &length, NULL, 0) )
450 #else
451     if( sysctlbyname("hw.ncpu", &ncpu, &length, NULL, 0) )
452 #endif
453     {
454         ncpu = 1;
455     }
456     return ncpu;
457
458 #else
459     return 1;
460 #endif
461 }