9cf68e4c98b68230d5c838d15186e7df640f8ea4
[ffmpeg.git] / libavutil / x86 / cpu.c
1 /*
2  * CPU detection code, extracted from mmx.h
3  * (c)1997-99 by H. Dietz and R. Fisher
4  * Converted to C and improved by Fabrice Bellard.
5  *
6  * This file is part of Libav.
7  *
8  * Libav is free software; you can redistribute it and/or
9  * modify it under the terms of the GNU Lesser General Public
10  * License as published by the Free Software Foundation; either
11  * version 2.1 of the License, or (at your option) any later version.
12  *
13  * Libav is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
16  * Lesser General Public License for more details.
17  *
18  * You should have received a copy of the GNU Lesser General Public
19  * License along with Libav; if not, write to the Free Software
20  * Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301 USA
21  */
22
23 #include <stdlib.h>
24 #include <string.h>
25 #include "libavutil/x86/asm.h"
26 #include "libavutil/cpu.h"
27
28 #if HAVE_INLINE_ASM
29 /* ebx saving is necessary for PIC. gcc seems unable to see it alone */
30 #define cpuid(index, eax, ebx, ecx, edx)                        \
31     __asm__ volatile (                                          \
32         "mov    %%"REG_b", %%"REG_S" \n\t"                      \
33         "cpuid                       \n\t"                      \
34         "xchg   %%"REG_b", %%"REG_S                             \
35         : "=a" (eax), "=S" (ebx), "=c" (ecx), "=d" (edx)        \
36         : "0" (index))
37 #elif HAVE_CPUID
38 #include <intrin.h>
39
40 #define cpuid(index, eax, ebx, ecx, edx)        \
41     do {                                        \
42         int info[4];                            \
43         __cpuid(info, index);                   \
44         eax = info[0];                          \
45         ebx = info[1];                          \
46         ecx = info[2];                          \
47         edx = info[3];                          \
48     } while (0)
49 #endif /* HAVE_CPUID */
50
51 #if HAVE_INLINE_ASM
52 #define xgetbv(index, eax, edx)                                 \
53     __asm__ (".byte 0x0f, 0x01, 0xd0" : "=a"(eax), "=d"(edx) : "c" (index))
54 #elif HAVE_XGETBV
55 #include <immintrin.h>
56
57 #define xgetbv(index, eax, edx)                 \
58     do {                                        \
59         uint64_t res = __xgetbv(index);         \
60         eax = res;                              \
61         edx = res >> 32;                        \
62     } while (0)
63 #endif /* HAVE_XGETBV */
64
65 #if HAVE_INLINE_ASM
66
67 #define get_eflags(x)                           \
68     __asm__ volatile ("pushfl     \n"           \
69                       "pop    %0  \n"           \
70                       : "=r"(x))
71
72 #define set_eflags(x)                           \
73     __asm__ volatile ("push    %0 \n"           \
74                       "popfl      \n"           \
75                       :: "r"(x))
76
77 #elif HAVE_RWEFLAGS
78
79 #include <intrin.h>
80
81 #define get_eflags(x)                           \
82     x = __readeflags()
83
84 #define set_eflags(x)                           \
85     __writeeflags(x)
86
87 #endif /* HAVE_INLINE_ASM */
88
89 /* Function to test if multimedia instructions are supported...  */
90 int ff_get_cpu_flags_x86(void)
91 {
92     int rval = 0;
93     int eax, ebx, ecx, edx;
94     int max_std_level, max_ext_level, std_caps = 0, ext_caps = 0;
95     int family = 0, model = 0;
96     union { int i[3]; char c[12]; } vendor;
97
98 #if ARCH_X86_32
99     x86_reg a, c;
100
101     /* Check if CPUID is supported by attempting to toggle the ID bit in
102      * the EFLAGS register. */
103     get_eflags(a);
104     set_eflags(a ^ 0x200000);
105     get_eflags(c);
106
107     if (a == c)
108         return 0; /* CPUID not supported */
109 #endif
110
111     cpuid(0, max_std_level, vendor.i[0], vendor.i[2], vendor.i[1]);
112
113     if (max_std_level >= 1) {
114         cpuid(1, eax, ebx, ecx, std_caps);
115         family = ((eax >> 8) & 0xf) + ((eax >> 20) & 0xff);
116         model  = ((eax >> 4) & 0xf) + ((eax >> 12) & 0xf0);
117         if (std_caps & (1 << 15))
118             rval |= AV_CPU_FLAG_CMOV;
119         if (std_caps & (1 << 23))
120             rval |= AV_CPU_FLAG_MMX;
121         if (std_caps & (1 << 25))
122             rval |= AV_CPU_FLAG_MMXEXT;
123 #if HAVE_SSE
124         if (std_caps & (1 << 25))
125             rval |= AV_CPU_FLAG_SSE;
126         if (std_caps & (1 << 26))
127             rval |= AV_CPU_FLAG_SSE2;
128         if (ecx & 1)
129             rval |= AV_CPU_FLAG_SSE3;
130         if (ecx & 0x00000200 )
131             rval |= AV_CPU_FLAG_SSSE3;
132         if (ecx & 0x00080000 )
133             rval |= AV_CPU_FLAG_SSE4;
134         if (ecx & 0x00100000 )
135             rval |= AV_CPU_FLAG_SSE42;
136 #if HAVE_AVX
137         /* Check OXSAVE and AVX bits */
138         if ((ecx & 0x18000000) == 0x18000000) {
139             /* Check for OS support */
140             xgetbv(0, eax, edx);
141             if ((eax & 0x6) == 0x6)
142                 rval |= AV_CPU_FLAG_AVX;
143         }
144 #endif /* HAVE_AVX */
145 #endif /* HAVE_SSE */
146     }
147
148     cpuid(0x80000000, max_ext_level, ebx, ecx, edx);
149
150     if (max_ext_level >= 0x80000001) {
151         cpuid(0x80000001, eax, ebx, ecx, ext_caps);
152         if (ext_caps & (1U << 31))
153             rval |= AV_CPU_FLAG_3DNOW;
154         if (ext_caps & (1 << 30))
155             rval |= AV_CPU_FLAG_3DNOWEXT;
156         if (ext_caps & (1 << 23))
157             rval |= AV_CPU_FLAG_MMX;
158         if (ext_caps & (1 << 22))
159             rval |= AV_CPU_FLAG_MMXEXT;
160
161         /* Allow for selectively disabling SSE2 functions on AMD processors
162            with SSE2 support but not SSE4a. This includes Athlon64, some
163            Opteron, and some Sempron processors. MMX, SSE, or 3DNow! are faster
164            than SSE2 often enough to utilize this special-case flag.
165            AV_CPU_FLAG_SSE2 and AV_CPU_FLAG_SSE2SLOW are both set in this case
166            so that SSE2 is used unless explicitly disabled by checking
167            AV_CPU_FLAG_SSE2SLOW. */
168         if (!strncmp(vendor.c, "AuthenticAMD", 12) &&
169             rval & AV_CPU_FLAG_SSE2 && !(ecx & 0x00000040)) {
170             rval |= AV_CPU_FLAG_SSE2SLOW;
171         }
172
173         /* XOP and FMA4 use the AVX instruction coding scheme, so they can't be
174          * used unless the OS has AVX support. */
175         if (rval & AV_CPU_FLAG_AVX) {
176             if (ecx & 0x00000800)
177                 rval |= AV_CPU_FLAG_XOP;
178             if (ecx & 0x00010000)
179                 rval |= AV_CPU_FLAG_FMA4;
180         }
181     }
182
183     if (!strncmp(vendor.c, "GenuineIntel", 12)) {
184         if (family == 6 && (model == 9 || model == 13 || model == 14)) {
185             /* 6/9 (pentium-m "banias"), 6/13 (pentium-m "dothan"), and
186              * 6/14 (core1 "yonah") theoretically support sse2, but it's
187              * usually slower than mmx, so let's just pretend they don't.
188              * AV_CPU_FLAG_SSE2 is disabled and AV_CPU_FLAG_SSE2SLOW is
189              * enabled so that SSE2 is not used unless explicitly enabled
190              * by checking AV_CPU_FLAG_SSE2SLOW. The same situation
191              * applies for AV_CPU_FLAG_SSE3 and AV_CPU_FLAG_SSE3SLOW. */
192             if (rval & AV_CPU_FLAG_SSE2)
193                 rval ^= AV_CPU_FLAG_SSE2SLOW | AV_CPU_FLAG_SSE2;
194             if (rval & AV_CPU_FLAG_SSE3)
195                 rval ^= AV_CPU_FLAG_SSE3SLOW | AV_CPU_FLAG_SSE3;
196         }
197         /* The Atom processor has SSSE3 support, which is useful in many cases,
198          * but sometimes the SSSE3 version is slower than the SSE2 equivalent
199          * on the Atom, but is generally faster on other processors supporting
200          * SSSE3. This flag allows for selectively disabling certain SSSE3
201          * functions on the Atom. */
202         if (family == 6 && model == 28)
203             rval |= AV_CPU_FLAG_ATOM;
204     }
205
206     return rval;
207 }