avcodec/nvenc: add HEVC REXT profile
[ffmpeg.git] / libavcodec / nvenc.c
1 /*
2  * H.264/HEVC hardware encoding using nvidia nvenc
3  * Copyright (c) 2016 Timo Rothenpieler <timo@rothenpieler.org>
4  *
5  * This file is part of FFmpeg.
6  *
7  * FFmpeg is free software; you can redistribute it and/or
8  * modify it under the terms of the GNU Lesser General Public
9  * License as published by the Free Software Foundation; either
10  * version 2.1 of the License, or (at your option) any later version.
11  *
12  * FFmpeg is distributed in the hope that it will be useful,
13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
15  * Lesser General Public License for more details.
16  *
17  * You should have received a copy of the GNU Lesser General Public
18  * License along with FFmpeg; if not, write to the Free Software
19  * Foundation, Inc., 51 Franklin Street, Fifth Floor, Boston, MA 02110-1301 USA
20  */
21
22 #include "config.h"
23
24 #if defined(_WIN32) || defined(__CYGWIN__)
25 # define CUDA_LIBNAME "nvcuda.dll"
26 # if ARCH_X86_64
27 #  define NVENC_LIBNAME "nvEncodeAPI64.dll"
28 # else
29 #  define NVENC_LIBNAME "nvEncodeAPI.dll"
30 # endif
31 #else
32 # define CUDA_LIBNAME "libcuda.so.1"
33 # define NVENC_LIBNAME "libnvidia-encode.so.1"
34 #endif
35
36 #if defined(_WIN32)
37 #include <windows.h>
38
39 #define dlopen(filename, flags) LoadLibrary(TEXT(filename))
40 #define dlsym(handle, symbol)   GetProcAddress(handle, symbol)
41 #define dlclose(handle)         FreeLibrary(handle)
42 #else
43 #include <dlfcn.h>
44 #endif
45
46 #include "libavutil/hwcontext.h"
47 #include "libavutil/imgutils.h"
48 #include "libavutil/avassert.h"
49 #include "libavutil/mem.h"
50 #include "internal.h"
51 #include "nvenc.h"
52
53 #define NVENC_CAP 0x30
54 #define IS_CBR(rc) (rc == NV_ENC_PARAMS_RC_CBR ||               \
55                     rc == NV_ENC_PARAMS_RC_2_PASS_QUALITY ||    \
56                     rc == NV_ENC_PARAMS_RC_2_PASS_FRAMESIZE_CAP)
57
58 #define LOAD_LIBRARY(l, path)                   \
59     do {                                        \
60         if (!((l) = dlopen(path, RTLD_LAZY))) { \
61             av_log(avctx, AV_LOG_ERROR,         \
62                    "Cannot load %s\n",          \
63                    path);                       \
64             return AVERROR_UNKNOWN;             \
65         }                                       \
66     } while (0)
67
68 #define LOAD_SYMBOL(fun, lib, symbol)        \
69     do {                                     \
70         if (!((fun) = dlsym(lib, symbol))) { \
71             av_log(avctx, AV_LOG_ERROR,      \
72                    "Cannot load %s\n",       \
73                    symbol);                  \
74             return AVERROR_UNKNOWN;          \
75         }                                    \
76     } while (0)
77
78 const enum AVPixelFormat ff_nvenc_pix_fmts[] = {
79     AV_PIX_FMT_YUV420P,
80     AV_PIX_FMT_NV12,
81     AV_PIX_FMT_P010,
82     AV_PIX_FMT_YUV444P,
83     AV_PIX_FMT_YUV444P16,
84     AV_PIX_FMT_0RGB32,
85     AV_PIX_FMT_0BGR32,
86 #if CONFIG_CUDA
87     AV_PIX_FMT_CUDA,
88 #endif
89     AV_PIX_FMT_NONE
90 };
91
92 #define IS_10BIT(pix_fmt) (pix_fmt == AV_PIX_FMT_P010 ||    \
93                            pix_fmt == AV_PIX_FMT_YUV444P16)
94
95 #define IS_YUV444(pix_fmt) (pix_fmt == AV_PIX_FMT_YUV444P || \
96                             pix_fmt == AV_PIX_FMT_YUV444P16)
97
98 static const struct {
99     NVENCSTATUS nverr;
100     int         averr;
101     const char *desc;
102 } nvenc_errors[] = {
103     { NV_ENC_SUCCESS,                      0,                "success"                  },
104     { NV_ENC_ERR_NO_ENCODE_DEVICE,         AVERROR(ENOENT),  "no encode device"         },
105     { NV_ENC_ERR_UNSUPPORTED_DEVICE,       AVERROR(ENOSYS),  "unsupported device"       },
106     { NV_ENC_ERR_INVALID_ENCODERDEVICE,    AVERROR(EINVAL),  "invalid encoder device"   },
107     { NV_ENC_ERR_INVALID_DEVICE,           AVERROR(EINVAL),  "invalid device"           },
108     { NV_ENC_ERR_DEVICE_NOT_EXIST,         AVERROR(EIO),     "device does not exist"    },
109     { NV_ENC_ERR_INVALID_PTR,              AVERROR(EFAULT),  "invalid ptr"              },
110     { NV_ENC_ERR_INVALID_EVENT,            AVERROR(EINVAL),  "invalid event"            },
111     { NV_ENC_ERR_INVALID_PARAM,            AVERROR(EINVAL),  "invalid param"            },
112     { NV_ENC_ERR_INVALID_CALL,             AVERROR(EINVAL),  "invalid call"             },
113     { NV_ENC_ERR_OUT_OF_MEMORY,            AVERROR(ENOMEM),  "out of memory"            },
114     { NV_ENC_ERR_ENCODER_NOT_INITIALIZED,  AVERROR(EINVAL),  "encoder not initialized"  },
115     { NV_ENC_ERR_UNSUPPORTED_PARAM,        AVERROR(ENOSYS),  "unsupported param"        },
116     { NV_ENC_ERR_LOCK_BUSY,                AVERROR(EAGAIN),  "lock busy"                },
117     { NV_ENC_ERR_NOT_ENOUGH_BUFFER,        AVERROR_BUFFER_TOO_SMALL, "not enough buffer"},
118     { NV_ENC_ERR_INVALID_VERSION,          AVERROR(EINVAL),  "invalid version"          },
119     { NV_ENC_ERR_MAP_FAILED,               AVERROR(EIO),     "map failed"               },
120     { NV_ENC_ERR_NEED_MORE_INPUT,          AVERROR(EAGAIN),  "need more input"          },
121     { NV_ENC_ERR_ENCODER_BUSY,             AVERROR(EAGAIN),  "encoder busy"             },
122     { NV_ENC_ERR_EVENT_NOT_REGISTERD,      AVERROR(EBADF),   "event not registered"     },
123     { NV_ENC_ERR_GENERIC,                  AVERROR_UNKNOWN,  "generic error"            },
124     { NV_ENC_ERR_INCOMPATIBLE_CLIENT_KEY,  AVERROR(EINVAL),  "incompatible client key"  },
125     { NV_ENC_ERR_UNIMPLEMENTED,            AVERROR(ENOSYS),  "unimplemented"            },
126     { NV_ENC_ERR_RESOURCE_REGISTER_FAILED, AVERROR(EIO),     "resource register failed" },
127     { NV_ENC_ERR_RESOURCE_NOT_REGISTERED,  AVERROR(EBADF),   "resource not registered"  },
128     { NV_ENC_ERR_RESOURCE_NOT_MAPPED,      AVERROR(EBADF),   "resource not mapped"      },
129 };
130
131 static int nvenc_map_error(NVENCSTATUS err, const char **desc)
132 {
133     int i;
134     for (i = 0; i < FF_ARRAY_ELEMS(nvenc_errors); i++) {
135         if (nvenc_errors[i].nverr == err) {
136             if (desc)
137                 *desc = nvenc_errors[i].desc;
138             return nvenc_errors[i].averr;
139         }
140     }
141     if (desc)
142         *desc = "unknown error";
143     return AVERROR_UNKNOWN;
144 }
145
146 static int nvenc_print_error(void *log_ctx, NVENCSTATUS err,
147                                      const char *error_string)
148 {
149     const char *desc;
150     int ret;
151     ret = nvenc_map_error(err, &desc);
152     av_log(log_ctx, AV_LOG_ERROR, "%s: %s (%d)\n", error_string, desc, err);
153     return ret;
154 }
155
156 static av_cold int nvenc_load_libraries(AVCodecContext *avctx)
157 {
158     NvencContext *ctx = avctx->priv_data;
159     NvencDynLoadFunctions *dl_fn = &ctx->nvenc_dload_funcs;
160     PNVENCODEAPIGETMAXSUPPORTEDVERSION nvenc_get_max_ver;
161     PNVENCODEAPICREATEINSTANCE nvenc_create_instance;
162     NVENCSTATUS err;
163     uint32_t nvenc_max_ver;
164
165 #if CONFIG_CUDA
166     dl_fn->cu_init                      = cuInit;
167     dl_fn->cu_device_get_count          = cuDeviceGetCount;
168     dl_fn->cu_device_get                = cuDeviceGet;
169     dl_fn->cu_device_get_name           = cuDeviceGetName;
170     dl_fn->cu_device_compute_capability = cuDeviceComputeCapability;
171     dl_fn->cu_ctx_create                = cuCtxCreate_v2;
172     dl_fn->cu_ctx_pop_current           = cuCtxPopCurrent_v2;
173     dl_fn->cu_ctx_destroy               = cuCtxDestroy_v2;
174 #else
175     LOAD_LIBRARY(dl_fn->cuda, CUDA_LIBNAME);
176
177     LOAD_SYMBOL(dl_fn->cu_init, dl_fn->cuda, "cuInit");
178     LOAD_SYMBOL(dl_fn->cu_device_get_count, dl_fn->cuda, "cuDeviceGetCount");
179     LOAD_SYMBOL(dl_fn->cu_device_get, dl_fn->cuda, "cuDeviceGet");
180     LOAD_SYMBOL(dl_fn->cu_device_get_name, dl_fn->cuda, "cuDeviceGetName");
181     LOAD_SYMBOL(dl_fn->cu_device_compute_capability, dl_fn->cuda,
182                 "cuDeviceComputeCapability");
183     LOAD_SYMBOL(dl_fn->cu_ctx_create, dl_fn->cuda, "cuCtxCreate_v2");
184     LOAD_SYMBOL(dl_fn->cu_ctx_pop_current, dl_fn->cuda, "cuCtxPopCurrent_v2");
185     LOAD_SYMBOL(dl_fn->cu_ctx_destroy, dl_fn->cuda, "cuCtxDestroy_v2");
186 #endif
187
188     LOAD_LIBRARY(dl_fn->nvenc, NVENC_LIBNAME);
189
190     LOAD_SYMBOL(nvenc_get_max_ver, dl_fn->nvenc,
191                 "NvEncodeAPIGetMaxSupportedVersion");
192     LOAD_SYMBOL(nvenc_create_instance, dl_fn->nvenc,
193                 "NvEncodeAPICreateInstance");
194
195     err = nvenc_get_max_ver(&nvenc_max_ver);
196     if (err != NV_ENC_SUCCESS)
197         return nvenc_print_error(avctx, err, "Failed to query nvenc max version");
198
199     av_log(avctx, AV_LOG_VERBOSE, "Loaded Nvenc version %d.%d\n", nvenc_max_ver >> 4, nvenc_max_ver & 0xf);
200
201     if ((NVENCAPI_MAJOR_VERSION << 4 | NVENCAPI_MINOR_VERSION) > nvenc_max_ver) {
202         av_log(avctx, AV_LOG_ERROR, "Driver does not support the required nvenc API version. "
203                "Required: %d.%d Found: %d.%d\n",
204                NVENCAPI_MAJOR_VERSION, NVENCAPI_MINOR_VERSION,
205                nvenc_max_ver >> 4, nvenc_max_ver & 0xf);
206         return AVERROR(ENOSYS);
207     }
208
209     dl_fn->nvenc_funcs.version = NV_ENCODE_API_FUNCTION_LIST_VER;
210
211     err = nvenc_create_instance(&dl_fn->nvenc_funcs);
212     if (err != NV_ENC_SUCCESS)
213         return nvenc_print_error(avctx, err, "Failed to create nvenc instance");
214
215     av_log(avctx, AV_LOG_VERBOSE, "Nvenc initialized successfully\n");
216
217     return 0;
218 }
219
220 static av_cold int nvenc_open_session(AVCodecContext *avctx)
221 {
222     NV_ENC_OPEN_ENCODE_SESSION_EX_PARAMS params = { 0 };
223     NvencContext *ctx = avctx->priv_data;
224     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &ctx->nvenc_dload_funcs.nvenc_funcs;
225     NVENCSTATUS ret;
226
227     params.version    = NV_ENC_OPEN_ENCODE_SESSION_EX_PARAMS_VER;
228     params.apiVersion = NVENCAPI_VERSION;
229     params.device     = ctx->cu_context;
230     params.deviceType = NV_ENC_DEVICE_TYPE_CUDA;
231
232     ret = p_nvenc->nvEncOpenEncodeSessionEx(&params, &ctx->nvencoder);
233     if (ret != NV_ENC_SUCCESS) {
234         ctx->nvencoder = NULL;
235         return nvenc_print_error(avctx, ret, "OpenEncodeSessionEx failed");
236     }
237
238     return 0;
239 }
240
241 static int nvenc_check_codec_support(AVCodecContext *avctx)
242 {
243     NvencContext *ctx = avctx->priv_data;
244     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &ctx->nvenc_dload_funcs.nvenc_funcs;
245     int i, ret, count = 0;
246     GUID *guids = NULL;
247
248     ret = p_nvenc->nvEncGetEncodeGUIDCount(ctx->nvencoder, &count);
249
250     if (ret != NV_ENC_SUCCESS || !count)
251         return AVERROR(ENOSYS);
252
253     guids = av_malloc(count * sizeof(GUID));
254     if (!guids)
255         return AVERROR(ENOMEM);
256
257     ret = p_nvenc->nvEncGetEncodeGUIDs(ctx->nvencoder, guids, count, &count);
258     if (ret != NV_ENC_SUCCESS) {
259         ret = AVERROR(ENOSYS);
260         goto fail;
261     }
262
263     ret = AVERROR(ENOSYS);
264     for (i = 0; i < count; i++) {
265         if (!memcmp(&guids[i], &ctx->init_encode_params.encodeGUID, sizeof(*guids))) {
266             ret = 0;
267             break;
268         }
269     }
270
271 fail:
272     av_free(guids);
273
274     return ret;
275 }
276
277 static int nvenc_check_cap(AVCodecContext *avctx, NV_ENC_CAPS cap)
278 {
279     NvencContext *ctx = avctx->priv_data;
280     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &ctx->nvenc_dload_funcs.nvenc_funcs;
281     NV_ENC_CAPS_PARAM params        = { 0 };
282     int ret, val = 0;
283
284     params.version     = NV_ENC_CAPS_PARAM_VER;
285     params.capsToQuery = cap;
286
287     ret = p_nvenc->nvEncGetEncodeCaps(ctx->nvencoder, ctx->init_encode_params.encodeGUID, &params, &val);
288
289     if (ret == NV_ENC_SUCCESS)
290         return val;
291     return 0;
292 }
293
294 static int nvenc_check_capabilities(AVCodecContext *avctx)
295 {
296     NvencContext *ctx = avctx->priv_data;
297     int ret;
298
299     ret = nvenc_check_codec_support(avctx);
300     if (ret < 0) {
301         av_log(avctx, AV_LOG_VERBOSE, "Codec not supported\n");
302         return ret;
303     }
304
305     ret = nvenc_check_cap(avctx, NV_ENC_CAPS_SUPPORT_YUV444_ENCODE);
306     if (IS_YUV444(ctx->data_pix_fmt) && ret <= 0) {
307         av_log(avctx, AV_LOG_VERBOSE, "YUV444P not supported\n");
308         return AVERROR(ENOSYS);
309     }
310
311     ret = nvenc_check_cap(avctx, NV_ENC_CAPS_SUPPORT_LOSSLESS_ENCODE);
312     if (ctx->preset >= PRESET_LOSSLESS_DEFAULT && ret <= 0) {
313         av_log(avctx, AV_LOG_VERBOSE, "Lossless encoding not supported\n");
314         return AVERROR(ENOSYS);
315     }
316
317     ret = nvenc_check_cap(avctx, NV_ENC_CAPS_WIDTH_MAX);
318     if (ret < avctx->width) {
319         av_log(avctx, AV_LOG_VERBOSE, "Width %d exceeds %d\n",
320                avctx->width, ret);
321         return AVERROR(ENOSYS);
322     }
323
324     ret = nvenc_check_cap(avctx, NV_ENC_CAPS_HEIGHT_MAX);
325     if (ret < avctx->height) {
326         av_log(avctx, AV_LOG_VERBOSE, "Height %d exceeds %d\n",
327                avctx->height, ret);
328         return AVERROR(ENOSYS);
329     }
330
331     ret = nvenc_check_cap(avctx, NV_ENC_CAPS_NUM_MAX_BFRAMES);
332     if (ret < avctx->max_b_frames) {
333         av_log(avctx, AV_LOG_VERBOSE, "Max B-frames %d exceed %d\n",
334                avctx->max_b_frames, ret);
335
336         return AVERROR(ENOSYS);
337     }
338
339     ret = nvenc_check_cap(avctx, NV_ENC_CAPS_SUPPORT_FIELD_ENCODING);
340     if (ret < 1 && avctx->flags & AV_CODEC_FLAG_INTERLACED_DCT) {
341         av_log(avctx, AV_LOG_VERBOSE,
342                "Interlaced encoding is not supported. Supported level: %d\n",
343                ret);
344         return AVERROR(ENOSYS);
345     }
346
347     ret = nvenc_check_cap(avctx, NV_ENC_CAPS_SUPPORT_10BIT_ENCODE);
348     if (IS_10BIT(ctx->data_pix_fmt) && ret <= 0) {
349         av_log(avctx, AV_LOG_VERBOSE, "10 bit encode not supported\n");
350         return AVERROR(ENOSYS);
351     }
352
353     ret = nvenc_check_cap(avctx, NV_ENC_CAPS_SUPPORT_LOOKAHEAD);
354     if (ctx->rc_lookahead > 0 && ret <= 0) {
355         av_log(avctx, AV_LOG_VERBOSE, "RC lookahead not supported\n");
356         return AVERROR(ENOSYS);
357     }
358
359     return 0;
360 }
361
362 static av_cold int nvenc_check_device(AVCodecContext *avctx, int idx)
363 {
364     NvencContext *ctx = avctx->priv_data;
365     NvencDynLoadFunctions *dl_fn = &ctx->nvenc_dload_funcs;
366     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &dl_fn->nvenc_funcs;
367     char name[128] = { 0};
368     int major, minor, ret;
369     CUresult cu_res;
370     CUdevice cu_device;
371     CUcontext dummy;
372     int loglevel = AV_LOG_VERBOSE;
373
374     if (ctx->device == LIST_DEVICES)
375         loglevel = AV_LOG_INFO;
376
377     cu_res = dl_fn->cu_device_get(&cu_device, idx);
378     if (cu_res != CUDA_SUCCESS) {
379         av_log(avctx, AV_LOG_ERROR,
380                "Cannot access the CUDA device %d\n",
381                idx);
382         return -1;
383     }
384
385     cu_res = dl_fn->cu_device_get_name(name, sizeof(name), cu_device);
386     if (cu_res != CUDA_SUCCESS)
387         return -1;
388
389     cu_res = dl_fn->cu_device_compute_capability(&major, &minor, cu_device);
390     if (cu_res != CUDA_SUCCESS)
391         return -1;
392
393     av_log(avctx, loglevel, "[ GPU #%d - < %s > has Compute SM %d.%d ]\n", idx, name, major, minor);
394     if (((major << 4) | minor) < NVENC_CAP) {
395         av_log(avctx, loglevel, "does not support NVENC\n");
396         goto fail;
397     }
398
399     cu_res = dl_fn->cu_ctx_create(&ctx->cu_context_internal, 0, cu_device);
400     if (cu_res != CUDA_SUCCESS) {
401         av_log(avctx, AV_LOG_FATAL, "Failed creating CUDA context for NVENC: 0x%x\n", (int)cu_res);
402         goto fail;
403     }
404
405     ctx->cu_context = ctx->cu_context_internal;
406
407     cu_res = dl_fn->cu_ctx_pop_current(&dummy);
408     if (cu_res != CUDA_SUCCESS) {
409         av_log(avctx, AV_LOG_FATAL, "Failed popping CUDA context: 0x%x\n", (int)cu_res);
410         goto fail2;
411     }
412
413     if ((ret = nvenc_open_session(avctx)) < 0)
414         goto fail2;
415
416     if ((ret = nvenc_check_capabilities(avctx)) < 0)
417         goto fail3;
418
419     av_log(avctx, loglevel, "supports NVENC\n");
420
421     dl_fn->nvenc_device_count++;
422
423     if (ctx->device == dl_fn->nvenc_device_count - 1 || ctx->device == ANY_DEVICE)
424         return 0;
425
426 fail3:
427     p_nvenc->nvEncDestroyEncoder(ctx->nvencoder);
428     ctx->nvencoder = NULL;
429
430 fail2:
431     dl_fn->cu_ctx_destroy(ctx->cu_context_internal);
432     ctx->cu_context_internal = NULL;
433
434 fail:
435     return AVERROR(ENOSYS);
436 }
437
438 static av_cold int nvenc_setup_device(AVCodecContext *avctx)
439 {
440     NvencContext *ctx = avctx->priv_data;
441     NvencDynLoadFunctions *dl_fn = &ctx->nvenc_dload_funcs;
442
443     switch (avctx->codec->id) {
444     case AV_CODEC_ID_H264:
445         ctx->init_encode_params.encodeGUID = NV_ENC_CODEC_H264_GUID;
446         break;
447     case AV_CODEC_ID_HEVC:
448         ctx->init_encode_params.encodeGUID = NV_ENC_CODEC_HEVC_GUID;
449         break;
450     default:
451         return AVERROR_BUG;
452     }
453
454     if (avctx->pix_fmt == AV_PIX_FMT_CUDA) {
455 #if CONFIG_CUDA
456         AVHWFramesContext   *frames_ctx;
457         AVCUDADeviceContext *device_hwctx;
458         int ret;
459
460         if (!avctx->hw_frames_ctx)
461             return AVERROR(EINVAL);
462
463         frames_ctx   = (AVHWFramesContext*)avctx->hw_frames_ctx->data;
464         device_hwctx = frames_ctx->device_ctx->hwctx;
465
466         ctx->cu_context = device_hwctx->cuda_ctx;
467
468         ret = nvenc_open_session(avctx);
469         if (ret < 0)
470             return ret;
471
472         ret = nvenc_check_capabilities(avctx);
473         if (ret < 0) {
474             av_log(avctx, AV_LOG_FATAL, "Provided device doesn't support required NVENC features\n");
475             return ret;
476         }
477 #else
478         return AVERROR_BUG;
479 #endif
480     } else {
481         int i, nb_devices = 0;
482
483         if ((dl_fn->cu_init(0)) != CUDA_SUCCESS) {
484             av_log(avctx, AV_LOG_ERROR,
485                    "Cannot init CUDA\n");
486             return AVERROR_UNKNOWN;
487         }
488
489         if ((dl_fn->cu_device_get_count(&nb_devices)) != CUDA_SUCCESS) {
490             av_log(avctx, AV_LOG_ERROR,
491                    "Cannot enumerate the CUDA devices\n");
492             return AVERROR_UNKNOWN;
493         }
494
495         if (!nb_devices) {
496             av_log(avctx, AV_LOG_FATAL, "No CUDA capable devices found\n");
497                 return AVERROR_EXTERNAL;
498         }
499
500         av_log(avctx, AV_LOG_VERBOSE, "%d CUDA capable devices found\n", nb_devices);
501
502         dl_fn->nvenc_device_count = 0;
503         for (i = 0; i < nb_devices; ++i) {
504             if ((nvenc_check_device(avctx, i)) >= 0 && ctx->device != LIST_DEVICES)
505                 return 0;
506         }
507
508         if (ctx->device == LIST_DEVICES)
509             return AVERROR_EXIT;
510
511         if (!dl_fn->nvenc_device_count) {
512             av_log(avctx, AV_LOG_FATAL, "No NVENC capable devices found\n");
513             return AVERROR_EXTERNAL;
514         }
515
516         av_log(avctx, AV_LOG_FATAL, "Requested GPU %d, but only %d GPUs are available!\n", ctx->device, dl_fn->nvenc_device_count);
517         return AVERROR(EINVAL);
518     }
519
520     return 0;
521 }
522
523 typedef struct GUIDTuple {
524     const GUID guid;
525     int flags;
526 } GUIDTuple;
527
528 #define PRESET_ALIAS(alias, name, ...) \
529     [PRESET_ ## alias] = { NV_ENC_PRESET_ ## name ## _GUID, __VA_ARGS__ }
530
531 #define PRESET(name, ...) PRESET_ALIAS(name, name, __VA_ARGS__)
532
533 static void nvenc_map_preset(NvencContext *ctx)
534 {
535     GUIDTuple presets[] = {
536         PRESET(DEFAULT),
537         PRESET(HP),
538         PRESET(HQ),
539         PRESET(BD),
540         PRESET_ALIAS(SLOW,   HQ,    NVENC_TWO_PASSES),
541         PRESET_ALIAS(MEDIUM, HQ,    NVENC_ONE_PASS),
542         PRESET_ALIAS(FAST,   HP,    NVENC_ONE_PASS),
543         PRESET(LOW_LATENCY_DEFAULT, NVENC_LOWLATENCY),
544         PRESET(LOW_LATENCY_HP,      NVENC_LOWLATENCY),
545         PRESET(LOW_LATENCY_HQ,      NVENC_LOWLATENCY),
546         PRESET(LOSSLESS_DEFAULT,    NVENC_LOSSLESS),
547         PRESET(LOSSLESS_HP,         NVENC_LOSSLESS),
548     };
549
550     GUIDTuple *t = &presets[ctx->preset];
551
552     ctx->init_encode_params.presetGUID = t->guid;
553     ctx->flags = t->flags;
554 }
555
556 #undef PRESET
557 #undef PRESET_ALIAS
558
559 static av_cold void set_constqp(AVCodecContext *avctx)
560 {
561     NvencContext *ctx = avctx->priv_data;
562     NV_ENC_RC_PARAMS *rc = &ctx->encode_config.rcParams;
563
564     rc->rateControlMode = NV_ENC_PARAMS_RC_CONSTQP;
565     rc->constQP.qpInterB = avctx->global_quality;
566     rc->constQP.qpInterP = avctx->global_quality;
567     rc->constQP.qpIntra = avctx->global_quality;
568
569     avctx->qmin = -1;
570     avctx->qmax = -1;
571 }
572
573 static av_cold void set_vbr(AVCodecContext *avctx)
574 {
575     NvencContext *ctx = avctx->priv_data;
576     NV_ENC_RC_PARAMS *rc = &ctx->encode_config.rcParams;
577     int qp_inter_p;
578
579     if (avctx->qmin >= 0 && avctx->qmax >= 0) {
580         rc->enableMinQP = 1;
581         rc->enableMaxQP = 1;
582
583         rc->minQP.qpInterB = avctx->qmin;
584         rc->minQP.qpInterP = avctx->qmin;
585         rc->minQP.qpIntra = avctx->qmin;
586
587         rc->maxQP.qpInterB = avctx->qmax;
588         rc->maxQP.qpInterP = avctx->qmax;
589         rc->maxQP.qpIntra = avctx->qmax;
590
591         qp_inter_p = (avctx->qmax + 3 * avctx->qmin) / 4; // biased towards Qmin
592     } else if (avctx->qmin >= 0) {
593         rc->enableMinQP = 1;
594
595         rc->minQP.qpInterB = avctx->qmin;
596         rc->minQP.qpInterP = avctx->qmin;
597         rc->minQP.qpIntra = avctx->qmin;
598
599         qp_inter_p = avctx->qmin;
600     } else {
601         qp_inter_p = 26; // default to 26
602     }
603
604     rc->enableInitialRCQP = 1;
605     rc->initialRCQP.qpInterP  = qp_inter_p;
606
607     if (avctx->i_quant_factor != 0.0 && avctx->b_quant_factor != 0.0) {
608         rc->initialRCQP.qpIntra = av_clip(
609             qp_inter_p * fabs(avctx->i_quant_factor) + avctx->i_quant_offset, 0, 51);
610         rc->initialRCQP.qpInterB = av_clip(
611             qp_inter_p * fabs(avctx->b_quant_factor) + avctx->b_quant_offset, 0, 51);
612     } else {
613         rc->initialRCQP.qpIntra = qp_inter_p;
614         rc->initialRCQP.qpInterB = qp_inter_p;
615     }
616 }
617
618 static av_cold void set_lossless(AVCodecContext *avctx)
619 {
620     NvencContext *ctx = avctx->priv_data;
621     NV_ENC_RC_PARAMS *rc = &ctx->encode_config.rcParams;
622
623     rc->rateControlMode = NV_ENC_PARAMS_RC_CONSTQP;
624     rc->constQP.qpInterB = 0;
625     rc->constQP.qpInterP = 0;
626     rc->constQP.qpIntra = 0;
627
628     avctx->qmin = -1;
629     avctx->qmax = -1;
630 }
631
632 static void nvenc_override_rate_control(AVCodecContext *avctx)
633 {
634     NvencContext *ctx    = avctx->priv_data;
635     NV_ENC_RC_PARAMS *rc = &ctx->encode_config.rcParams;
636
637     switch (ctx->rc) {
638     case NV_ENC_PARAMS_RC_CONSTQP:
639         if (avctx->global_quality <= 0) {
640             av_log(avctx, AV_LOG_WARNING,
641                    "The constant quality rate-control requires "
642                    "the 'global_quality' option set.\n");
643             return;
644         }
645         set_constqp(avctx);
646         return;
647     case NV_ENC_PARAMS_RC_2_PASS_VBR:
648     case NV_ENC_PARAMS_RC_VBR:
649         if (avctx->qmin < 0 && avctx->qmax < 0) {
650             av_log(avctx, AV_LOG_WARNING,
651                    "The variable bitrate rate-control requires "
652                    "the 'qmin' and/or 'qmax' option set.\n");
653             set_vbr(avctx);
654             return;
655         }
656     case NV_ENC_PARAMS_RC_VBR_MINQP:
657         if (avctx->qmin < 0) {
658             av_log(avctx, AV_LOG_WARNING,
659                    "The variable bitrate rate-control requires "
660                    "the 'qmin' option set.\n");
661             set_vbr(avctx);
662             return;
663         }
664         set_vbr(avctx);
665         break;
666     case NV_ENC_PARAMS_RC_CBR:
667     case NV_ENC_PARAMS_RC_2_PASS_QUALITY:
668     case NV_ENC_PARAMS_RC_2_PASS_FRAMESIZE_CAP:
669         break;
670     }
671
672     rc->rateControlMode = ctx->rc;
673 }
674
675 static av_cold void nvenc_setup_rate_control(AVCodecContext *avctx)
676 {
677     NvencContext *ctx = avctx->priv_data;
678
679     if (avctx->bit_rate > 0) {
680         ctx->encode_config.rcParams.averageBitRate = avctx->bit_rate;
681     } else if (ctx->encode_config.rcParams.averageBitRate > 0) {
682         ctx->encode_config.rcParams.maxBitRate = ctx->encode_config.rcParams.averageBitRate;
683     }
684
685     if (avctx->rc_max_rate > 0)
686         ctx->encode_config.rcParams.maxBitRate = avctx->rc_max_rate;
687
688     if (ctx->rc < 0) {
689         if (ctx->flags & NVENC_ONE_PASS)
690             ctx->twopass = 0;
691         if (ctx->flags & NVENC_TWO_PASSES)
692             ctx->twopass = 1;
693
694         if (ctx->twopass < 0)
695             ctx->twopass = (ctx->flags & NVENC_LOWLATENCY) != 0;
696
697         if (ctx->cbr) {
698             if (ctx->twopass) {
699                 ctx->rc = NV_ENC_PARAMS_RC_2_PASS_QUALITY;
700             } else {
701                 ctx->rc = NV_ENC_PARAMS_RC_CBR;
702             }
703         } else if (avctx->global_quality > 0) {
704             ctx->rc = NV_ENC_PARAMS_RC_CONSTQP;
705         } else if (ctx->twopass) {
706             ctx->rc = NV_ENC_PARAMS_RC_2_PASS_VBR;
707         } else if (avctx->qmin >= 0 && avctx->qmax >= 0) {
708             ctx->rc = NV_ENC_PARAMS_RC_VBR_MINQP;
709         }
710     }
711
712     if (ctx->flags & NVENC_LOSSLESS) {
713         set_lossless(avctx);
714     } else if (ctx->rc >= 0) {
715         nvenc_override_rate_control(avctx);
716     } else {
717         ctx->encode_config.rcParams.rateControlMode = NV_ENC_PARAMS_RC_VBR;
718         set_vbr(avctx);
719     }
720
721     if (avctx->rc_buffer_size > 0) {
722         ctx->encode_config.rcParams.vbvBufferSize = avctx->rc_buffer_size;
723     } else if (ctx->encode_config.rcParams.averageBitRate > 0) {
724         ctx->encode_config.rcParams.vbvBufferSize = 2 * ctx->encode_config.rcParams.averageBitRate;
725     }
726
727     if (ctx->rc_lookahead > 0) {
728         ctx->encode_config.rcParams.enableLookahead = 1;
729         ctx->encode_config.rcParams.lookaheadDepth = FFMIN(ctx->rc_lookahead, 32);
730     }
731 }
732
733 static av_cold int nvenc_setup_h264_config(AVCodecContext *avctx)
734 {
735     NvencContext *ctx                      = avctx->priv_data;
736     NV_ENC_CONFIG *cc                      = &ctx->encode_config;
737     NV_ENC_CONFIG_H264 *h264               = &cc->encodeCodecConfig.h264Config;
738     NV_ENC_CONFIG_H264_VUI_PARAMETERS *vui = &h264->h264VUIParameters;
739
740     vui->colourMatrix = avctx->colorspace;
741     vui->colourPrimaries = avctx->color_primaries;
742     vui->transferCharacteristics = avctx->color_trc;
743     vui->videoFullRangeFlag = (avctx->color_range == AVCOL_RANGE_JPEG
744         || ctx->data_pix_fmt == AV_PIX_FMT_YUVJ420P || ctx->data_pix_fmt == AV_PIX_FMT_YUVJ422P || ctx->data_pix_fmt == AV_PIX_FMT_YUVJ444P);
745
746     vui->colourDescriptionPresentFlag =
747         (avctx->colorspace != 2 || avctx->color_primaries != 2 || avctx->color_trc != 2);
748
749     vui->videoSignalTypePresentFlag =
750         (vui->colourDescriptionPresentFlag
751         || vui->videoFormat != 5
752         || vui->videoFullRangeFlag != 0);
753
754     h264->sliceMode = 3;
755     h264->sliceModeData = 1;
756
757     h264->disableSPSPPS = (avctx->flags & AV_CODEC_FLAG_GLOBAL_HEADER) ? 1 : 0;
758     h264->repeatSPSPPS  = (avctx->flags & AV_CODEC_FLAG_GLOBAL_HEADER) ? 0 : 1;
759     h264->outputAUD     = 1;
760
761     if (avctx->refs >= 0) {
762         /* 0 means "let the hardware decide" */
763         h264->maxNumRefFrames = avctx->refs;
764     }
765     if (avctx->gop_size >= 0) {
766         h264->idrPeriod = cc->gopLength;
767     }
768
769     if (IS_CBR(cc->rcParams.rateControlMode)) {
770         h264->outputBufferingPeriodSEI = 1;
771         h264->outputPictureTimingSEI   = 1;
772     }
773
774     if (cc->rcParams.rateControlMode == NV_ENC_PARAMS_RC_2_PASS_QUALITY ||
775         cc->rcParams.rateControlMode == NV_ENC_PARAMS_RC_2_PASS_FRAMESIZE_CAP ||
776         cc->rcParams.rateControlMode == NV_ENC_PARAMS_RC_2_PASS_VBR) {
777         h264->adaptiveTransformMode = NV_ENC_H264_ADAPTIVE_TRANSFORM_ENABLE;
778         h264->fmoMode = NV_ENC_H264_FMO_DISABLE;
779     }
780
781     if (ctx->flags & NVENC_LOSSLESS) {
782         h264->qpPrimeYZeroTransformBypassFlag = 1;
783     } else {
784         switch(ctx->profile) {
785         case NV_ENC_H264_PROFILE_BASELINE:
786             cc->profileGUID = NV_ENC_H264_PROFILE_BASELINE_GUID;
787             avctx->profile = FF_PROFILE_H264_BASELINE;
788             break;
789         case NV_ENC_H264_PROFILE_MAIN:
790             cc->profileGUID = NV_ENC_H264_PROFILE_MAIN_GUID;
791             avctx->profile = FF_PROFILE_H264_MAIN;
792             break;
793         case NV_ENC_H264_PROFILE_HIGH:
794             cc->profileGUID = NV_ENC_H264_PROFILE_HIGH_GUID;
795             avctx->profile = FF_PROFILE_H264_HIGH;
796             break;
797         case NV_ENC_H264_PROFILE_HIGH_444P:
798             cc->profileGUID = NV_ENC_H264_PROFILE_HIGH_444_GUID;
799             avctx->profile = FF_PROFILE_H264_HIGH_444_PREDICTIVE;
800             break;
801         }
802     }
803
804     // force setting profile as high444p if input is AV_PIX_FMT_YUV444P
805     if (ctx->data_pix_fmt == AV_PIX_FMT_YUV444P) {
806         cc->profileGUID = NV_ENC_H264_PROFILE_HIGH_444_GUID;
807         avctx->profile = FF_PROFILE_H264_HIGH_444_PREDICTIVE;
808     }
809
810     h264->chromaFormatIDC = avctx->profile == FF_PROFILE_H264_HIGH_444_PREDICTIVE ? 3 : 1;
811
812     h264->level = ctx->level;
813
814     return 0;
815 }
816
817 static av_cold int nvenc_setup_hevc_config(AVCodecContext *avctx)
818 {
819     NvencContext *ctx                      = avctx->priv_data;
820     NV_ENC_CONFIG *cc                      = &ctx->encode_config;
821     NV_ENC_CONFIG_HEVC *hevc               = &cc->encodeCodecConfig.hevcConfig;
822     NV_ENC_CONFIG_HEVC_VUI_PARAMETERS *vui = &hevc->hevcVUIParameters;
823
824     vui->colourMatrix = avctx->colorspace;
825     vui->colourPrimaries = avctx->color_primaries;
826     vui->transferCharacteristics = avctx->color_trc;
827     vui->videoFullRangeFlag = (avctx->color_range == AVCOL_RANGE_JPEG
828         || ctx->data_pix_fmt == AV_PIX_FMT_YUVJ420P || ctx->data_pix_fmt == AV_PIX_FMT_YUVJ422P || ctx->data_pix_fmt == AV_PIX_FMT_YUVJ444P);
829
830     vui->colourDescriptionPresentFlag =
831         (avctx->colorspace != 2 || avctx->color_primaries != 2 || avctx->color_trc != 2);
832
833     vui->videoSignalTypePresentFlag =
834         (vui->colourDescriptionPresentFlag
835         || vui->videoFormat != 5
836         || vui->videoFullRangeFlag != 0);
837
838     hevc->sliceMode = 3;
839     hevc->sliceModeData = 1;
840
841     hevc->disableSPSPPS = (avctx->flags & AV_CODEC_FLAG_GLOBAL_HEADER) ? 1 : 0;
842     hevc->repeatSPSPPS  = (avctx->flags & AV_CODEC_FLAG_GLOBAL_HEADER) ? 0 : 1;
843     hevc->outputAUD     = 1;
844
845     if (avctx->refs >= 0) {
846         /* 0 means "let the hardware decide" */
847         hevc->maxNumRefFramesInDPB = avctx->refs;
848     }
849     if (avctx->gop_size >= 0) {
850         hevc->idrPeriod = cc->gopLength;
851     }
852
853     if (IS_CBR(cc->rcParams.rateControlMode)) {
854         hevc->outputBufferingPeriodSEI = 1;
855         hevc->outputPictureTimingSEI   = 1;
856     }
857
858     switch(ctx->profile) {
859     case NV_ENC_HEVC_PROFILE_MAIN:
860         cc->profileGUID = NV_ENC_HEVC_PROFILE_MAIN_GUID;
861         avctx->profile = FF_PROFILE_HEVC_MAIN;
862         break;
863     case NV_ENC_HEVC_PROFILE_MAIN_10:
864         cc->profileGUID = NV_ENC_HEVC_PROFILE_MAIN10_GUID;
865         avctx->profile = FF_PROFILE_HEVC_MAIN_10;
866         break;
867     case NV_ENC_HEVC_PROFILE_REXT:
868         cc->profileGUID = NV_ENC_HEVC_PROFILE_FREXT_GUID;
869         avctx->profile = FF_PROFILE_HEVC_REXT;
870         break;
871     }
872
873     // force setting profile as main10 if input is 10 bit
874     if (IS_10BIT(ctx->data_pix_fmt)) {
875         cc->profileGUID = NV_ENC_HEVC_PROFILE_MAIN10_GUID;
876         avctx->profile = FF_PROFILE_HEVC_MAIN_10;
877     }
878
879     // force setting profile as rext if input is yuv444
880     if (IS_YUV444(ctx->data_pix_fmt)) {
881         cc->profileGUID = NV_ENC_HEVC_PROFILE_FREXT_GUID;
882         avctx->profile = FF_PROFILE_HEVC_REXT;
883     }
884
885     hevc->chromaFormatIDC = IS_YUV444(ctx->data_pix_fmt) ? 3 : 1;
886
887     hevc->pixelBitDepthMinus8 = IS_10BIT(ctx->data_pix_fmt) ? 2 : 0;
888
889     hevc->level = ctx->level;
890
891     hevc->tier = ctx->tier;
892
893     return 0;
894 }
895
896 static av_cold int nvenc_setup_codec_config(AVCodecContext *avctx)
897 {
898     switch (avctx->codec->id) {
899     case AV_CODEC_ID_H264:
900         return nvenc_setup_h264_config(avctx);
901     case AV_CODEC_ID_HEVC:
902         return nvenc_setup_hevc_config(avctx);
903     /* Earlier switch/case will return if unknown codec is passed. */
904     }
905
906     return 0;
907 }
908
909 static av_cold int nvenc_setup_encoder(AVCodecContext *avctx)
910 {
911     NvencContext *ctx = avctx->priv_data;
912     NvencDynLoadFunctions *dl_fn = &ctx->nvenc_dload_funcs;
913     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &dl_fn->nvenc_funcs;
914
915     NV_ENC_PRESET_CONFIG preset_config = { 0 };
916     NVENCSTATUS nv_status = NV_ENC_SUCCESS;
917     AVCPBProperties *cpb_props;
918     int res = 0;
919     int dw, dh;
920
921     ctx->encode_config.version = NV_ENC_CONFIG_VER;
922     ctx->init_encode_params.version = NV_ENC_INITIALIZE_PARAMS_VER;
923
924     ctx->init_encode_params.encodeHeight = avctx->height;
925     ctx->init_encode_params.encodeWidth = avctx->width;
926
927     ctx->init_encode_params.encodeConfig = &ctx->encode_config;
928
929     nvenc_map_preset(ctx);
930
931     preset_config.version = NV_ENC_PRESET_CONFIG_VER;
932     preset_config.presetCfg.version = NV_ENC_CONFIG_VER;
933
934     nv_status = p_nvenc->nvEncGetEncodePresetConfig(ctx->nvencoder,
935                                                     ctx->init_encode_params.encodeGUID,
936                                                     ctx->init_encode_params.presetGUID,
937                                                     &preset_config);
938     if (nv_status != NV_ENC_SUCCESS)
939         return nvenc_print_error(avctx, nv_status, "Cannot get the preset configuration");
940
941     memcpy(&ctx->encode_config, &preset_config.presetCfg, sizeof(ctx->encode_config));
942
943     ctx->encode_config.version = NV_ENC_CONFIG_VER;
944
945     if (avctx->sample_aspect_ratio.num && avctx->sample_aspect_ratio.den &&
946         (avctx->sample_aspect_ratio.num != 1 || avctx->sample_aspect_ratio.num != 1)) {
947         av_reduce(&dw, &dh,
948                   avctx->width * avctx->sample_aspect_ratio.num,
949                   avctx->height * avctx->sample_aspect_ratio.den,
950                   1024 * 1024);
951         ctx->init_encode_params.darHeight = dh;
952         ctx->init_encode_params.darWidth = dw;
953     } else {
954         ctx->init_encode_params.darHeight = avctx->height;
955         ctx->init_encode_params.darWidth = avctx->width;
956     }
957
958     // De-compensate for hardware, dubiously, trying to compensate for
959     // playback at 704 pixel width.
960     if (avctx->width == 720 &&
961         (avctx->height == 480 || avctx->height == 576)) {
962         av_reduce(&dw, &dh,
963                   ctx->init_encode_params.darWidth * 44,
964                   ctx->init_encode_params.darHeight * 45,
965                   1024 * 1024);
966         ctx->init_encode_params.darHeight = dh;
967         ctx->init_encode_params.darWidth = dw;
968     }
969
970     ctx->init_encode_params.frameRateNum = avctx->time_base.den;
971     ctx->init_encode_params.frameRateDen = avctx->time_base.num * avctx->ticks_per_frame;
972
973     ctx->init_encode_params.enableEncodeAsync = 0;
974     ctx->init_encode_params.enablePTD = 1;
975
976     if (avctx->gop_size > 0) {
977         if (avctx->max_b_frames >= 0) {
978             /* 0 is intra-only, 1 is I/P only, 2 is one B-Frame, 3 two B-frames, and so on. */
979             ctx->encode_config.frameIntervalP = avctx->max_b_frames + 1;
980         }
981
982         ctx->encode_config.gopLength = avctx->gop_size;
983     } else if (avctx->gop_size == 0) {
984         ctx->encode_config.frameIntervalP = 0;
985         ctx->encode_config.gopLength = 1;
986     }
987
988     ctx->initial_pts[0] = AV_NOPTS_VALUE;
989     ctx->initial_pts[1] = AV_NOPTS_VALUE;
990
991     nvenc_setup_rate_control(avctx);
992
993     if (avctx->flags & AV_CODEC_FLAG_INTERLACED_DCT) {
994         ctx->encode_config.frameFieldMode = NV_ENC_PARAMS_FRAME_FIELD_MODE_FIELD;
995     } else {
996         ctx->encode_config.frameFieldMode = NV_ENC_PARAMS_FRAME_FIELD_MODE_FRAME;
997     }
998
999     res = nvenc_setup_codec_config(avctx);
1000     if (res)
1001         return res;
1002
1003     nv_status = p_nvenc->nvEncInitializeEncoder(ctx->nvencoder, &ctx->init_encode_params);
1004     if (nv_status != NV_ENC_SUCCESS) {
1005         return nvenc_print_error(avctx, nv_status, "InitializeEncoder failed");
1006     }
1007
1008     if (ctx->encode_config.frameIntervalP > 1)
1009         avctx->has_b_frames = 2;
1010
1011     if (ctx->encode_config.rcParams.averageBitRate > 0)
1012         avctx->bit_rate = ctx->encode_config.rcParams.averageBitRate;
1013
1014     cpb_props = ff_add_cpb_side_data(avctx);
1015     if (!cpb_props)
1016         return AVERROR(ENOMEM);
1017     cpb_props->max_bitrate = ctx->encode_config.rcParams.maxBitRate;
1018     cpb_props->avg_bitrate = avctx->bit_rate;
1019     cpb_props->buffer_size = ctx->encode_config.rcParams.vbvBufferSize;
1020
1021     return 0;
1022 }
1023
1024 static av_cold int nvenc_alloc_surface(AVCodecContext *avctx, int idx)
1025 {
1026     NvencContext *ctx = avctx->priv_data;
1027     NvencDynLoadFunctions *dl_fn = &ctx->nvenc_dload_funcs;
1028     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &dl_fn->nvenc_funcs;
1029
1030     NVENCSTATUS nv_status;
1031     NV_ENC_CREATE_BITSTREAM_BUFFER allocOut = { 0 };
1032     allocOut.version = NV_ENC_CREATE_BITSTREAM_BUFFER_VER;
1033
1034     switch (ctx->data_pix_fmt) {
1035     case AV_PIX_FMT_YUV420P:
1036         ctx->surfaces[idx].format = NV_ENC_BUFFER_FORMAT_YV12_PL;
1037         break;
1038
1039     case AV_PIX_FMT_NV12:
1040         ctx->surfaces[idx].format = NV_ENC_BUFFER_FORMAT_NV12_PL;
1041         break;
1042
1043     case AV_PIX_FMT_P010:
1044         ctx->surfaces[idx].format = NV_ENC_BUFFER_FORMAT_YUV420_10BIT;
1045         break;
1046
1047     case AV_PIX_FMT_YUV444P:
1048         ctx->surfaces[idx].format = NV_ENC_BUFFER_FORMAT_YUV444_PL;
1049         break;
1050
1051     case AV_PIX_FMT_YUV444P16:
1052         ctx->surfaces[idx].format = NV_ENC_BUFFER_FORMAT_YUV444_10BIT;
1053         break;
1054
1055     case AV_PIX_FMT_0RGB32:
1056         ctx->surfaces[idx].format = NV_ENC_BUFFER_FORMAT_ARGB;
1057         break;
1058
1059     case AV_PIX_FMT_0BGR32:
1060         ctx->surfaces[idx].format = NV_ENC_BUFFER_FORMAT_ABGR;
1061         break;
1062
1063     default:
1064         av_log(avctx, AV_LOG_FATAL, "Invalid input pixel format\n");
1065         return AVERROR(EINVAL);
1066     }
1067
1068     if (avctx->pix_fmt == AV_PIX_FMT_CUDA) {
1069         ctx->surfaces[idx].in_ref = av_frame_alloc();
1070         if (!ctx->surfaces[idx].in_ref)
1071             return AVERROR(ENOMEM);
1072     } else {
1073         NV_ENC_CREATE_INPUT_BUFFER allocSurf = { 0 };
1074         allocSurf.version = NV_ENC_CREATE_INPUT_BUFFER_VER;
1075         allocSurf.width = (avctx->width + 31) & ~31;
1076         allocSurf.height = (avctx->height + 31) & ~31;
1077         allocSurf.memoryHeap = NV_ENC_MEMORY_HEAP_SYSMEM_CACHED;
1078         allocSurf.bufferFmt = ctx->surfaces[idx].format;
1079
1080         nv_status = p_nvenc->nvEncCreateInputBuffer(ctx->nvencoder, &allocSurf);
1081         if (nv_status != NV_ENC_SUCCESS) {
1082             return nvenc_print_error(avctx, nv_status, "CreateInputBuffer failed");
1083         }
1084
1085         ctx->surfaces[idx].input_surface = allocSurf.inputBuffer;
1086         ctx->surfaces[idx].width = allocSurf.width;
1087         ctx->surfaces[idx].height = allocSurf.height;
1088     }
1089
1090     ctx->surfaces[idx].lockCount = 0;
1091
1092     /* 1MB is large enough to hold most output frames.
1093      * NVENC increases this automaticaly if it is not enough. */
1094     allocOut.size = 1024 * 1024;
1095
1096     allocOut.memoryHeap = NV_ENC_MEMORY_HEAP_SYSMEM_CACHED;
1097
1098     nv_status = p_nvenc->nvEncCreateBitstreamBuffer(ctx->nvencoder, &allocOut);
1099     if (nv_status != NV_ENC_SUCCESS) {
1100         int err = nvenc_print_error(avctx, nv_status, "CreateBitstreamBuffer failed");
1101         if (avctx->pix_fmt != AV_PIX_FMT_CUDA)
1102             p_nvenc->nvEncDestroyInputBuffer(ctx->nvencoder, ctx->surfaces[idx].input_surface);
1103         av_frame_free(&ctx->surfaces[idx].in_ref);
1104         return err;
1105     }
1106
1107     ctx->surfaces[idx].output_surface = allocOut.bitstreamBuffer;
1108     ctx->surfaces[idx].size = allocOut.size;
1109
1110     return 0;
1111 }
1112
1113 static av_cold int nvenc_setup_surfaces(AVCodecContext *avctx)
1114 {
1115     NvencContext *ctx = avctx->priv_data;
1116     int i, res;
1117     int num_mbs = ((avctx->width + 15) >> 4) * ((avctx->height + 15) >> 4);
1118     ctx->nb_surfaces = FFMAX((num_mbs >= 8160) ? 32 : 48,
1119                              ctx->nb_surfaces);
1120     ctx->async_depth = FFMIN(ctx->async_depth, ctx->nb_surfaces - 1);
1121
1122
1123     ctx->surfaces = av_mallocz_array(ctx->nb_surfaces, sizeof(*ctx->surfaces));
1124     if (!ctx->surfaces)
1125         return AVERROR(ENOMEM);
1126
1127     ctx->timestamp_list = av_fifo_alloc(ctx->nb_surfaces * sizeof(int64_t));
1128     if (!ctx->timestamp_list)
1129         return AVERROR(ENOMEM);
1130     ctx->output_surface_queue = av_fifo_alloc(ctx->nb_surfaces * sizeof(NvencSurface*));
1131     if (!ctx->output_surface_queue)
1132         return AVERROR(ENOMEM);
1133     ctx->output_surface_ready_queue = av_fifo_alloc(ctx->nb_surfaces * sizeof(NvencSurface*));
1134     if (!ctx->output_surface_ready_queue)
1135         return AVERROR(ENOMEM);
1136
1137     for (i = 0; i < ctx->nb_surfaces; i++) {
1138         if ((res = nvenc_alloc_surface(avctx, i)) < 0)
1139             return res;
1140     }
1141
1142     return 0;
1143 }
1144
1145 static av_cold int nvenc_setup_extradata(AVCodecContext *avctx)
1146 {
1147     NvencContext *ctx = avctx->priv_data;
1148     NvencDynLoadFunctions *dl_fn = &ctx->nvenc_dload_funcs;
1149     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &dl_fn->nvenc_funcs;
1150
1151     NVENCSTATUS nv_status;
1152     uint32_t outSize = 0;
1153     char tmpHeader[256];
1154     NV_ENC_SEQUENCE_PARAM_PAYLOAD payload = { 0 };
1155     payload.version = NV_ENC_SEQUENCE_PARAM_PAYLOAD_VER;
1156
1157     payload.spsppsBuffer = tmpHeader;
1158     payload.inBufferSize = sizeof(tmpHeader);
1159     payload.outSPSPPSPayloadSize = &outSize;
1160
1161     nv_status = p_nvenc->nvEncGetSequenceParams(ctx->nvencoder, &payload);
1162     if (nv_status != NV_ENC_SUCCESS) {
1163         return nvenc_print_error(avctx, nv_status, "GetSequenceParams failed");
1164     }
1165
1166     avctx->extradata_size = outSize;
1167     avctx->extradata = av_mallocz(outSize + AV_INPUT_BUFFER_PADDING_SIZE);
1168
1169     if (!avctx->extradata) {
1170         return AVERROR(ENOMEM);
1171     }
1172
1173     memcpy(avctx->extradata, tmpHeader, outSize);
1174
1175     return 0;
1176 }
1177
1178 av_cold int ff_nvenc_encode_close(AVCodecContext *avctx)
1179 {
1180     NvencContext *ctx               = avctx->priv_data;
1181     NvencDynLoadFunctions *dl_fn = &ctx->nvenc_dload_funcs;
1182     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &dl_fn->nvenc_funcs;
1183     int i;
1184
1185     /* the encoder has to be flushed before it can be closed */
1186     if (ctx->nvencoder) {
1187         NV_ENC_PIC_PARAMS params        = { .version        = NV_ENC_PIC_PARAMS_VER,
1188                                             .encodePicFlags = NV_ENC_PIC_FLAG_EOS };
1189
1190         p_nvenc->nvEncEncodePicture(ctx->nvencoder, &params);
1191     }
1192
1193     av_fifo_freep(&ctx->timestamp_list);
1194     av_fifo_freep(&ctx->output_surface_ready_queue);
1195     av_fifo_freep(&ctx->output_surface_queue);
1196
1197     if (ctx->surfaces && avctx->pix_fmt == AV_PIX_FMT_CUDA) {
1198         for (i = 0; i < ctx->nb_surfaces; ++i) {
1199             if (ctx->surfaces[i].input_surface) {
1200                  p_nvenc->nvEncUnmapInputResource(ctx->nvencoder, ctx->surfaces[i].in_map.mappedResource);
1201             }
1202         }
1203         for (i = 0; i < ctx->nb_registered_frames; i++) {
1204             if (ctx->registered_frames[i].regptr)
1205                 p_nvenc->nvEncUnregisterResource(ctx->nvencoder, ctx->registered_frames[i].regptr);
1206         }
1207         ctx->nb_registered_frames = 0;
1208     }
1209
1210     if (ctx->surfaces) {
1211         for (i = 0; i < ctx->nb_surfaces; ++i) {
1212             if (avctx->pix_fmt != AV_PIX_FMT_CUDA)
1213                 p_nvenc->nvEncDestroyInputBuffer(ctx->nvencoder, ctx->surfaces[i].input_surface);
1214             av_frame_free(&ctx->surfaces[i].in_ref);
1215             p_nvenc->nvEncDestroyBitstreamBuffer(ctx->nvencoder, ctx->surfaces[i].output_surface);
1216         }
1217     }
1218     av_freep(&ctx->surfaces);
1219     ctx->nb_surfaces = 0;
1220
1221     if (ctx->nvencoder)
1222         p_nvenc->nvEncDestroyEncoder(ctx->nvencoder);
1223     ctx->nvencoder = NULL;
1224
1225     if (ctx->cu_context_internal)
1226         dl_fn->cu_ctx_destroy(ctx->cu_context_internal);
1227     ctx->cu_context = ctx->cu_context_internal = NULL;
1228
1229     if (dl_fn->nvenc)
1230         dlclose(dl_fn->nvenc);
1231     dl_fn->nvenc = NULL;
1232
1233     dl_fn->nvenc_device_count = 0;
1234
1235 #if !CONFIG_CUDA
1236     if (dl_fn->cuda)
1237         dlclose(dl_fn->cuda);
1238     dl_fn->cuda = NULL;
1239 #endif
1240
1241     dl_fn->cu_init = NULL;
1242     dl_fn->cu_device_get_count = NULL;
1243     dl_fn->cu_device_get = NULL;
1244     dl_fn->cu_device_get_name = NULL;
1245     dl_fn->cu_device_compute_capability = NULL;
1246     dl_fn->cu_ctx_create = NULL;
1247     dl_fn->cu_ctx_pop_current = NULL;
1248     dl_fn->cu_ctx_destroy = NULL;
1249
1250     av_log(avctx, AV_LOG_VERBOSE, "Nvenc unloaded\n");
1251
1252     return 0;
1253 }
1254
1255 av_cold int ff_nvenc_encode_init(AVCodecContext *avctx)
1256 {
1257     NvencContext *ctx = avctx->priv_data;
1258     int ret;
1259
1260     if (avctx->pix_fmt == AV_PIX_FMT_CUDA) {
1261         AVHWFramesContext *frames_ctx;
1262         if (!avctx->hw_frames_ctx) {
1263             av_log(avctx, AV_LOG_ERROR,
1264                    "hw_frames_ctx must be set when using GPU frames as input\n");
1265             return AVERROR(EINVAL);
1266         }
1267         frames_ctx = (AVHWFramesContext*)avctx->hw_frames_ctx->data;
1268         ctx->data_pix_fmt = frames_ctx->sw_format;
1269     } else {
1270         ctx->data_pix_fmt = avctx->pix_fmt;
1271     }
1272
1273     if ((ret = nvenc_load_libraries(avctx)) < 0)
1274         return ret;
1275
1276     if ((ret = nvenc_setup_device(avctx)) < 0)
1277         return ret;
1278
1279     if ((ret = nvenc_setup_encoder(avctx)) < 0)
1280         return ret;
1281
1282     if ((ret = nvenc_setup_surfaces(avctx)) < 0)
1283         return ret;
1284
1285     if (avctx->flags & AV_CODEC_FLAG_GLOBAL_HEADER) {
1286         if ((ret = nvenc_setup_extradata(avctx)) < 0)
1287             return ret;
1288     }
1289
1290     return 0;
1291 }
1292
1293 static NvencSurface *get_free_frame(NvencContext *ctx)
1294 {
1295     int i;
1296
1297     for (i = 0; i < ctx->nb_surfaces; ++i) {
1298         if (!ctx->surfaces[i].lockCount) {
1299             ctx->surfaces[i].lockCount = 1;
1300             return &ctx->surfaces[i];
1301         }
1302     }
1303
1304     return NULL;
1305 }
1306
1307 static int nvenc_copy_frame(AVCodecContext *avctx, NvencSurface *nv_surface,
1308             NV_ENC_LOCK_INPUT_BUFFER *lock_buffer_params, const AVFrame *frame)
1309 {
1310     int dst_linesize[4] = {
1311         lock_buffer_params->pitch,
1312         lock_buffer_params->pitch,
1313         lock_buffer_params->pitch,
1314         lock_buffer_params->pitch
1315     };
1316     uint8_t *dst_data[4];
1317     int ret;
1318
1319     if (frame->format == AV_PIX_FMT_YUV420P)
1320         dst_linesize[1] = dst_linesize[2] >>= 1;
1321
1322     ret = av_image_fill_pointers(dst_data, frame->format, nv_surface->height,
1323                                  lock_buffer_params->bufferDataPtr, dst_linesize);
1324     if (ret < 0)
1325         return ret;
1326
1327     if (frame->format == AV_PIX_FMT_YUV420P)
1328         FFSWAP(uint8_t*, dst_data[1], dst_data[2]);
1329
1330     av_image_copy(dst_data, dst_linesize,
1331                   (const uint8_t**)frame->data, frame->linesize, frame->format,
1332                   avctx->width, avctx->height);
1333
1334     return 0;
1335 }
1336
1337 static int nvenc_find_free_reg_resource(AVCodecContext *avctx)
1338 {
1339     NvencContext *ctx = avctx->priv_data;
1340     NvencDynLoadFunctions *dl_fn = &ctx->nvenc_dload_funcs;
1341     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &dl_fn->nvenc_funcs;
1342
1343     int i;
1344
1345     if (ctx->nb_registered_frames == FF_ARRAY_ELEMS(ctx->registered_frames)) {
1346         for (i = 0; i < ctx->nb_registered_frames; i++) {
1347             if (!ctx->registered_frames[i].mapped) {
1348                 if (ctx->registered_frames[i].regptr) {
1349                     p_nvenc->nvEncUnregisterResource(ctx->nvencoder,
1350                                                 ctx->registered_frames[i].regptr);
1351                     ctx->registered_frames[i].regptr = NULL;
1352                 }
1353                 return i;
1354             }
1355         }
1356     } else {
1357         return ctx->nb_registered_frames++;
1358     }
1359
1360     av_log(avctx, AV_LOG_ERROR, "Too many registered CUDA frames\n");
1361     return AVERROR(ENOMEM);
1362 }
1363
1364 static int nvenc_register_frame(AVCodecContext *avctx, const AVFrame *frame)
1365 {
1366     NvencContext *ctx = avctx->priv_data;
1367     NvencDynLoadFunctions *dl_fn = &ctx->nvenc_dload_funcs;
1368     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &dl_fn->nvenc_funcs;
1369
1370     AVHWFramesContext *frames_ctx = (AVHWFramesContext*)avctx->hw_frames_ctx->data;
1371     NV_ENC_REGISTER_RESOURCE reg;
1372     int i, idx, ret;
1373
1374     for (i = 0; i < ctx->nb_registered_frames; i++) {
1375         if (ctx->registered_frames[i].ptr == (CUdeviceptr)frame->data[0])
1376             return i;
1377     }
1378
1379     idx = nvenc_find_free_reg_resource(avctx);
1380     if (idx < 0)
1381         return idx;
1382
1383     reg.version            = NV_ENC_REGISTER_RESOURCE_VER;
1384     reg.resourceType       = NV_ENC_INPUT_RESOURCE_TYPE_CUDADEVICEPTR;
1385     reg.width              = frames_ctx->width;
1386     reg.height             = frames_ctx->height;
1387     reg.bufferFormat       = ctx->surfaces[0].format;
1388     reg.pitch              = frame->linesize[0];
1389     reg.resourceToRegister = frame->data[0];
1390
1391     ret = p_nvenc->nvEncRegisterResource(ctx->nvencoder, &reg);
1392     if (ret != NV_ENC_SUCCESS) {
1393         nvenc_print_error(avctx, ret, "Error registering an input resource");
1394         return AVERROR_UNKNOWN;
1395     }
1396
1397     ctx->registered_frames[idx].ptr    = (CUdeviceptr)frame->data[0];
1398     ctx->registered_frames[idx].regptr = reg.registeredResource;
1399     return idx;
1400 }
1401
1402 static int nvenc_upload_frame(AVCodecContext *avctx, const AVFrame *frame,
1403                                       NvencSurface *nvenc_frame)
1404 {
1405     NvencContext *ctx = avctx->priv_data;
1406     NvencDynLoadFunctions *dl_fn = &ctx->nvenc_dload_funcs;
1407     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &dl_fn->nvenc_funcs;
1408
1409     int res;
1410     NVENCSTATUS nv_status;
1411
1412     if (avctx->pix_fmt == AV_PIX_FMT_CUDA) {
1413         int reg_idx = nvenc_register_frame(avctx, frame);
1414         if (reg_idx < 0) {
1415             av_log(avctx, AV_LOG_ERROR, "Could not register an input CUDA frame\n");
1416             return reg_idx;
1417         }
1418
1419         res = av_frame_ref(nvenc_frame->in_ref, frame);
1420         if (res < 0)
1421             return res;
1422
1423         nvenc_frame->in_map.version = NV_ENC_MAP_INPUT_RESOURCE_VER;
1424         nvenc_frame->in_map.registeredResource = ctx->registered_frames[reg_idx].regptr;
1425         nv_status = p_nvenc->nvEncMapInputResource(ctx->nvencoder, &nvenc_frame->in_map);
1426         if (nv_status != NV_ENC_SUCCESS) {
1427             av_frame_unref(nvenc_frame->in_ref);
1428             return nvenc_print_error(avctx, nv_status, "Error mapping an input resource");
1429         }
1430
1431         ctx->registered_frames[reg_idx].mapped = 1;
1432         nvenc_frame->reg_idx                   = reg_idx;
1433         nvenc_frame->input_surface             = nvenc_frame->in_map.mappedResource;
1434         nvenc_frame->pitch                     = frame->linesize[0];
1435         return 0;
1436     } else {
1437         NV_ENC_LOCK_INPUT_BUFFER lockBufferParams = { 0 };
1438
1439         lockBufferParams.version = NV_ENC_LOCK_INPUT_BUFFER_VER;
1440         lockBufferParams.inputBuffer = nvenc_frame->input_surface;
1441
1442         nv_status = p_nvenc->nvEncLockInputBuffer(ctx->nvencoder, &lockBufferParams);
1443         if (nv_status != NV_ENC_SUCCESS) {
1444             return nvenc_print_error(avctx, nv_status, "Failed locking nvenc input buffer");
1445         }
1446
1447         nvenc_frame->pitch = lockBufferParams.pitch;
1448         res = nvenc_copy_frame(avctx, nvenc_frame, &lockBufferParams, frame);
1449
1450         nv_status = p_nvenc->nvEncUnlockInputBuffer(ctx->nvencoder, nvenc_frame->input_surface);
1451         if (nv_status != NV_ENC_SUCCESS) {
1452             return nvenc_print_error(avctx, nv_status, "Failed unlocking input buffer!");
1453         }
1454
1455         return res;
1456     }
1457 }
1458
1459 static void nvenc_codec_specific_pic_params(AVCodecContext *avctx,
1460                                             NV_ENC_PIC_PARAMS *params)
1461 {
1462     NvencContext *ctx = avctx->priv_data;
1463
1464     switch (avctx->codec->id) {
1465     case AV_CODEC_ID_H264:
1466         params->codecPicParams.h264PicParams.sliceMode =
1467             ctx->encode_config.encodeCodecConfig.h264Config.sliceMode;
1468         params->codecPicParams.h264PicParams.sliceModeData =
1469             ctx->encode_config.encodeCodecConfig.h264Config.sliceModeData;
1470       break;
1471     case AV_CODEC_ID_HEVC:
1472         params->codecPicParams.hevcPicParams.sliceMode =
1473             ctx->encode_config.encodeCodecConfig.hevcConfig.sliceMode;
1474         params->codecPicParams.hevcPicParams.sliceModeData =
1475             ctx->encode_config.encodeCodecConfig.hevcConfig.sliceModeData;
1476         break;
1477     }
1478 }
1479
1480 static inline void timestamp_queue_enqueue(AVFifoBuffer* queue, int64_t timestamp)
1481 {
1482     av_fifo_generic_write(queue, &timestamp, sizeof(timestamp), NULL);
1483 }
1484
1485 static inline int64_t timestamp_queue_dequeue(AVFifoBuffer* queue)
1486 {
1487     int64_t timestamp = AV_NOPTS_VALUE;
1488     if (av_fifo_size(queue) > 0)
1489         av_fifo_generic_read(queue, &timestamp, sizeof(timestamp), NULL);
1490
1491     return timestamp;
1492 }
1493
1494 static int nvenc_set_timestamp(AVCodecContext *avctx,
1495                                NV_ENC_LOCK_BITSTREAM *params,
1496                                AVPacket *pkt)
1497 {
1498     NvencContext *ctx = avctx->priv_data;
1499
1500     pkt->pts = params->outputTimeStamp;
1501
1502     /* generate the first dts by linearly extrapolating the
1503      * first two pts values to the past */
1504     if (avctx->max_b_frames > 0 && !ctx->first_packet_output &&
1505         ctx->initial_pts[1] != AV_NOPTS_VALUE) {
1506         int64_t ts0 = ctx->initial_pts[0], ts1 = ctx->initial_pts[1];
1507         int64_t delta;
1508
1509         if ((ts0 < 0 && ts1 > INT64_MAX + ts0) ||
1510             (ts0 > 0 && ts1 < INT64_MIN + ts0))
1511             return AVERROR(ERANGE);
1512         delta = ts1 - ts0;
1513
1514         if ((delta < 0 && ts0 > INT64_MAX + delta) ||
1515             (delta > 0 && ts0 < INT64_MIN + delta))
1516             return AVERROR(ERANGE);
1517         pkt->dts = ts0 - delta;
1518
1519         ctx->first_packet_output = 1;
1520         return 0;
1521     }
1522
1523     pkt->dts = timestamp_queue_dequeue(ctx->timestamp_list);
1524
1525     return 0;
1526 }
1527
1528 static int process_output_surface(AVCodecContext *avctx, AVPacket *pkt, NvencSurface *tmpoutsurf)
1529 {
1530     NvencContext *ctx = avctx->priv_data;
1531     NvencDynLoadFunctions *dl_fn = &ctx->nvenc_dload_funcs;
1532     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &dl_fn->nvenc_funcs;
1533
1534     uint32_t slice_mode_data;
1535     uint32_t *slice_offsets = NULL;
1536     NV_ENC_LOCK_BITSTREAM lock_params = { 0 };
1537     NVENCSTATUS nv_status;
1538     int res = 0;
1539
1540     enum AVPictureType pict_type;
1541
1542     switch (avctx->codec->id) {
1543     case AV_CODEC_ID_H264:
1544       slice_mode_data = ctx->encode_config.encodeCodecConfig.h264Config.sliceModeData;
1545       break;
1546     case AV_CODEC_ID_H265:
1547       slice_mode_data = ctx->encode_config.encodeCodecConfig.hevcConfig.sliceModeData;
1548       break;
1549     default:
1550       av_log(avctx, AV_LOG_ERROR, "Unknown codec name\n");
1551       res = AVERROR(EINVAL);
1552       goto error;
1553     }
1554     slice_offsets = av_mallocz(slice_mode_data * sizeof(*slice_offsets));
1555
1556     if (!slice_offsets)
1557         goto error;
1558
1559     lock_params.version = NV_ENC_LOCK_BITSTREAM_VER;
1560
1561     lock_params.doNotWait = 0;
1562     lock_params.outputBitstream = tmpoutsurf->output_surface;
1563     lock_params.sliceOffsets = slice_offsets;
1564
1565     nv_status = p_nvenc->nvEncLockBitstream(ctx->nvencoder, &lock_params);
1566     if (nv_status != NV_ENC_SUCCESS) {
1567         res = nvenc_print_error(avctx, nv_status, "Failed locking bitstream buffer");
1568         goto error;
1569     }
1570
1571     if (res = ff_alloc_packet2(avctx, pkt, lock_params.bitstreamSizeInBytes,0)) {
1572         p_nvenc->nvEncUnlockBitstream(ctx->nvencoder, tmpoutsurf->output_surface);
1573         goto error;
1574     }
1575
1576     memcpy(pkt->data, lock_params.bitstreamBufferPtr, lock_params.bitstreamSizeInBytes);
1577
1578     nv_status = p_nvenc->nvEncUnlockBitstream(ctx->nvencoder, tmpoutsurf->output_surface);
1579     if (nv_status != NV_ENC_SUCCESS)
1580         nvenc_print_error(avctx, nv_status, "Failed unlocking bitstream buffer, expect the gates of mordor to open");
1581
1582
1583     if (avctx->pix_fmt == AV_PIX_FMT_CUDA) {
1584         p_nvenc->nvEncUnmapInputResource(ctx->nvencoder, tmpoutsurf->in_map.mappedResource);
1585         av_frame_unref(tmpoutsurf->in_ref);
1586         ctx->registered_frames[tmpoutsurf->reg_idx].mapped = 0;
1587
1588         tmpoutsurf->input_surface = NULL;
1589     }
1590
1591     switch (lock_params.pictureType) {
1592     case NV_ENC_PIC_TYPE_IDR:
1593         pkt->flags |= AV_PKT_FLAG_KEY;
1594     case NV_ENC_PIC_TYPE_I:
1595         pict_type = AV_PICTURE_TYPE_I;
1596         break;
1597     case NV_ENC_PIC_TYPE_P:
1598         pict_type = AV_PICTURE_TYPE_P;
1599         break;
1600     case NV_ENC_PIC_TYPE_B:
1601         pict_type = AV_PICTURE_TYPE_B;
1602         break;
1603     case NV_ENC_PIC_TYPE_BI:
1604         pict_type = AV_PICTURE_TYPE_BI;
1605         break;
1606     default:
1607         av_log(avctx, AV_LOG_ERROR, "Unknown picture type encountered, expect the output to be broken.\n");
1608         av_log(avctx, AV_LOG_ERROR, "Please report this error and include as much information on how to reproduce it as possible.\n");
1609         res = AVERROR_EXTERNAL;
1610         goto error;
1611     }
1612
1613 #if FF_API_CODED_FRAME
1614 FF_DISABLE_DEPRECATION_WARNINGS
1615     avctx->coded_frame->pict_type = pict_type;
1616 FF_ENABLE_DEPRECATION_WARNINGS
1617 #endif
1618
1619     ff_side_data_set_encoder_stats(pkt,
1620         (lock_params.frameAvgQP - 1) * FF_QP2LAMBDA, NULL, 0, pict_type);
1621
1622     res = nvenc_set_timestamp(avctx, &lock_params, pkt);
1623     if (res < 0)
1624         goto error2;
1625
1626     av_free(slice_offsets);
1627
1628     return 0;
1629
1630 error:
1631     timestamp_queue_dequeue(ctx->timestamp_list);
1632
1633 error2:
1634     av_free(slice_offsets);
1635
1636     return res;
1637 }
1638
1639 static int output_ready(AVCodecContext *avctx, int flush)
1640 {
1641     NvencContext *ctx = avctx->priv_data;
1642     int nb_ready, nb_pending;
1643
1644     /* when B-frames are enabled, we wait for two initial timestamps to
1645      * calculate the first dts */
1646     if (!flush && avctx->max_b_frames > 0 &&
1647         (ctx->initial_pts[0] == AV_NOPTS_VALUE || ctx->initial_pts[1] == AV_NOPTS_VALUE))
1648         return 0;
1649
1650     nb_ready   = av_fifo_size(ctx->output_surface_ready_queue)   / sizeof(NvencSurface*);
1651     nb_pending = av_fifo_size(ctx->output_surface_queue)         / sizeof(NvencSurface*);
1652     if (flush)
1653         return nb_ready > 0;
1654     return (nb_ready > 0) && (nb_ready + nb_pending >= ctx->async_depth);
1655 }
1656
1657 int ff_nvenc_encode_frame(AVCodecContext *avctx, AVPacket *pkt,
1658                           const AVFrame *frame, int *got_packet)
1659 {
1660     NVENCSTATUS nv_status;
1661     NvencSurface *tmpoutsurf, *inSurf;
1662     int res;
1663
1664     NvencContext *ctx = avctx->priv_data;
1665     NvencDynLoadFunctions *dl_fn = &ctx->nvenc_dload_funcs;
1666     NV_ENCODE_API_FUNCTION_LIST *p_nvenc = &dl_fn->nvenc_funcs;
1667
1668     NV_ENC_PIC_PARAMS pic_params = { 0 };
1669     pic_params.version = NV_ENC_PIC_PARAMS_VER;
1670
1671     if (frame) {
1672         inSurf = get_free_frame(ctx);
1673         if (!inSurf) {
1674             av_log(avctx, AV_LOG_ERROR, "No free surfaces\n");
1675             return AVERROR_BUG;
1676         }
1677
1678         res = nvenc_upload_frame(avctx, frame, inSurf);
1679         if (res) {
1680             inSurf->lockCount = 0;
1681             return res;
1682         }
1683
1684         pic_params.inputBuffer = inSurf->input_surface;
1685         pic_params.bufferFmt = inSurf->format;
1686         pic_params.inputWidth = avctx->width;
1687         pic_params.inputHeight = avctx->height;
1688         pic_params.inputPitch = inSurf->pitch;
1689         pic_params.outputBitstream = inSurf->output_surface;
1690
1691         if (avctx->flags & AV_CODEC_FLAG_INTERLACED_DCT) {
1692             if (frame->top_field_first)
1693                 pic_params.pictureStruct = NV_ENC_PIC_STRUCT_FIELD_TOP_BOTTOM;
1694             else
1695                 pic_params.pictureStruct = NV_ENC_PIC_STRUCT_FIELD_BOTTOM_TOP;
1696         } else {
1697             pic_params.pictureStruct = NV_ENC_PIC_STRUCT_FRAME;
1698         }
1699
1700         pic_params.encodePicFlags = 0;
1701         pic_params.inputTimeStamp = frame->pts;
1702
1703         nvenc_codec_specific_pic_params(avctx, &pic_params);
1704     } else {
1705         pic_params.encodePicFlags = NV_ENC_PIC_FLAG_EOS;
1706     }
1707
1708     nv_status = p_nvenc->nvEncEncodePicture(ctx->nvencoder, &pic_params);
1709     if (nv_status != NV_ENC_SUCCESS &&
1710         nv_status != NV_ENC_ERR_NEED_MORE_INPUT)
1711         return nvenc_print_error(avctx, nv_status, "EncodePicture failed!");
1712
1713     if (frame) {
1714         av_fifo_generic_write(ctx->output_surface_queue, &inSurf, sizeof(inSurf), NULL);
1715         timestamp_queue_enqueue(ctx->timestamp_list, frame->pts);
1716
1717         if (ctx->initial_pts[0] == AV_NOPTS_VALUE)
1718             ctx->initial_pts[0] = frame->pts;
1719         else if (ctx->initial_pts[1] == AV_NOPTS_VALUE)
1720             ctx->initial_pts[1] = frame->pts;
1721     }
1722
1723     /* all the pending buffers are now ready for output */
1724     if (nv_status == NV_ENC_SUCCESS) {
1725         while (av_fifo_size(ctx->output_surface_queue) > 0) {
1726             av_fifo_generic_read(ctx->output_surface_queue, &tmpoutsurf, sizeof(tmpoutsurf), NULL);
1727             av_fifo_generic_write(ctx->output_surface_ready_queue, &tmpoutsurf, sizeof(tmpoutsurf), NULL);
1728         }
1729     }
1730
1731     if (output_ready(avctx, !frame)) {
1732         av_fifo_generic_read(ctx->output_surface_ready_queue, &tmpoutsurf, sizeof(tmpoutsurf), NULL);
1733
1734         res = process_output_surface(avctx, pkt, tmpoutsurf);
1735
1736         if (res)
1737             return res;
1738
1739         av_assert0(tmpoutsurf->lockCount);
1740         tmpoutsurf->lockCount--;
1741
1742         *got_packet = 1;
1743     } else {
1744         *got_packet = 0;
1745     }
1746
1747     return 0;
1748 }